CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... 35 36 37 38 39 4041 42 43 44 45 ... 33646 »
  1. Anne

    0下载:
  2. write "AnnE" with 7 segment display using vhdl code at spartan 3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:528byte
    • 提供者:fatih
  1. ram_dual

    0下载:
  2. Design of a DRAM of any bit
  3. 所属分类:VHDL-FPGA-Verilog

  1. MSP430_AD

    0下载:
  2. 关于MSP430针对内部单路AD采集程序,已调试成功,请放心使用-About MSP430 single AD for internal collection procedures have been successful debugging, please rest assured to use
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-03
    • 文件大小:528byte
    • 提供者:宋天东
  1. qudongdianji

    0下载:
  2. 单片机驱动电机程序,精心编写,值得下载。-Microcontroller to drive motor programs, well-written, it is worth the download.
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:528byte
    • 提供者:金科
  1. three

    0下载:
  2. 51单片机内部中断,P1口接发光二极管,循环亮灯,外部键盘扫描中断,发生中断时,L3456同时亮灯,并持续五秒。-51 MCU internal interrupt, P1 mouth emitting diodes, circular lights, external keyboard scan interrupt, an interrupt occurs, the L3456 lights for five seconds.
  3. 所属分类:SCM

    • 发布日期:2017-11-27
    • 文件大小:528byte
    • 提供者:常帅帅
  1. keyboard

    0下载:
  2. 嵌入式单片机按键扫描程序,C语言编程应用。-Embedded microcontroller button scanning procedures, C language programming applications.
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:528byte
    • 提供者:huangyouji
  1. mux3_case

    0下载:
  2. implementation of multiplexer using case statements in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:528byte
    • 提供者:kashif ali
  1. seg-jishuqi

    0下载:
  2. 用STC89C52RC单片机内部定时/计数器控制seg数码管显示的数字的时间间隔-STC89C52RC MCU with internal timer/counter control seg digital display digital time interval
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:528byte
    • 提供者:
  1. Strawberry

    0下载:
  2. arduino制作草莓钢琴代码,可直接烧写单片机-arduino Strawberry piano
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:528byte
    • 提供者:qianhua929
  1. coder_8_3

    0下载:
  2. 8 - 3 线 优 先 编 码 器 。高电平有效,高位到低位置位。高位优先级高于低位-8 3 line priority encoder. Active high, high to low bit. High priority than low
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:528byte
    • 提供者:赵鹏
  1. interpolate4

    0下载:
  2. 调制信号后4倍内插的verilog代码,用于基带成型滤波器输入数据-4 times after modulation signal interpolation verilog code, used to baseband shaping filter input data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:528byte
    • 提供者:右下角
  1. DCMOTERCONTROL

    0下载:
  2. 5V直流电机调速控制 实现三档调速 正反转 H桥驱动 模拟PWM波控制 -5V DC motor speed control to achieve third gear speed reversing H bridge driver controlled analog PWM wave
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-03
    • 文件大小:529byte
    • 提供者:cuianwei
« 1 2 ... 35 36 37 38 39 4041 42 43 44 45 ... 33646 »
搜珍网 www.dssz.com