CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 31107.08 .09 .10 .11 .12 ... 33646 »
  1. MOTOR

    0下载:
  2. 5项步进电机驱动程序C96语言-five stepper motor driver VITRO language
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:1.32kb
    • 提供者:赵云
  1. UltrasonicWave

    0下载:
  2. 贡献一个用STM32开发的超声波测距程序,经过自己测试,可以测量8CM到5M的距离范围-Contribution to the development of an ultrasonic distance measurement with the STM32 procedure, after their tests can measure the distance range 8CM to 5M
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-03
    • 文件大小:1.32kb
    • 提供者:susu
  1. 11317221324C1024

    1下载:
  2. 24c1024读写程序 结构完整 灵活 可支持的硬件丰富-24c1024 to read and write procedures
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:1.32kb
    • 提供者:jiema
  1. fqdpsk

    0下载:
  2. provide an example for how to achieve fqdpsk
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.32kb
    • 提供者:liudm0
  1. chengxu

    0下载:
  2. 一个分频器,一个卷积编码器的程序,都是VDHL的-A frequency divider, a convolutional encoder program, are VDHL of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.32kb
    • 提供者:chencong
  1. counter

    0下载:
  2. 这是一个从零计数到9999在归零的vhdl程序,程序不复杂,对于理解分频原理,数码管显示原理有很大的帮助-This is a count from zero to zero in the vhdl program in 9999, the program is not complicated, the principle for understanding the frequency, digital display of great help to the principle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.32kb
    • 提供者:王冰
  1. juanji

    0下载:
  2. 这是一个用DSP来实现卷积算法的一个源程序代码-This is a convolution algorithm with a DSP to implement a source code
  3. 所属分类:DSP program

    • 发布日期:2017-04-03
    • 文件大小:1.32kb
    • 提供者:yang
  1. dianzimimasuo

    0下载:
  2. 采用verilog设计,7段数码管进行输入的显示,在DE-2平台上进行密码锁的实现。-Using verilog design, 7-segment LED display for input in the DE-2 platform on the lock implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.32kb
    • 提供者:结界小神
  1. source

    0下载:
  2. VGA monocolor test with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.32kb
    • 提供者:farshad
  1. fifo

    0下载:
  2. FIFO FSM Implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.32kb
    • 提供者:mt
  1. M_UartRecv0_tb

    0下载:
  2. rs232串口基于VHDL的testbench代码 很有用的 经过验正的 -RS232 serial port based on testbench s VHDL code is very useful to the RS232 serial port based on testbench VHDL code is very useful to pass the test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.32kb
    • 提供者:孙悦
  1. memory

    0下载:
  2. Temperature Sensor eeprom-Temperature Sensor eeprom
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:1.32kb
    • 提供者:bank
« 1 2 ... .02 .03 .04 .05 .06 31107.08 .09 .10 .11 .12 ... 33646 »
搜珍网 www.dssz.com