CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .00 .01 .02 .03 .04 31605.06 .07 .08 .09 .10 ... 33645 »
  1. pwm

    0下载:
  2. QT2mini2440 PWM蜂鸣器测试程序,通过这个程序可以展示mini2440的PWM功能-QT2mini2440 pwm test code
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-07
    • 文件大小:1170
    • 提供者:张业明
  1. test_sp2

    0下载:
  2. Test SPI connect with ISD
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:1170
    • 提供者:eko
  1. 移位寄存器

    0下载:
  2. First in first out寄存器的verilog源代码
  3. 所属分类:VHDL编程

    • 发布日期:2009-02-22
    • 文件大小:1169
    • 提供者:sh0205
  1. wallace_pp_hafa

    0下载:
  2. wallace tree,partial products,half adder and full adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1169
    • 提供者:siva
  1. TSA5511

    0下载:
  2. I2C control of TSA5511
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1169
    • 提供者:tmanev
  1. m-operand-n-bit-adder

    0下载:
  2. n bit m operand adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1169
    • 提供者:isnehil
  1. testUSART

    0下载:
  2. 将一块板的发送并口转为串口,完成两块板的通信-Will the board parallel port to send a serial port, complete two boards communications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1169
    • 提供者:IDNIDNIDN
  1. AHB

    0下载:
  2. 比较好的Verilog实现的AHB master。-Better AHB Verilog realization of the master.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1169
    • 提供者:冯磊
  1. 10172

    0下载:
  2. A/D 功能模拟 从5V电位器接出电压 作为模拟信号-A/D function analog 5V potentiometer connected to a voltage as an analog signal
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-07
    • 文件大小:1169
    • 提供者:刘得雄
  1. C

    0下载:
  2. 以红外线传感器ST188或ST178作为小车的测距传感器,进行障碍物探测。当发现障碍时,给出报警信号自动适应当改变行进方向继续前行。-Infrared sensor ST188 or ST178 car distance measuring sensor, obstacle detection. When the obstacle is found, an alarm signal is given automatically adapt when changes of direction to
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-17
    • 文件大小:1169
    • 提供者:刘影
  1. miaobiao

    0下载:
  2. 用硬件描述语言Verilog HDL完成秒表设计模块,使用数码管。-Using hardware descr iption language Verilog HDL to complete the stopwatch design module, using digital tube.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1169
    • 提供者:eaou
  1. seg_example

    0下载:
  2. DE2-115 seg example source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1169
    • 提供者:jdj
« 1 2 ... .00 .01 .02 .03 .04 31605.06 .07 .08 .09 .10 ... 33645 »
搜珍网 www.dssz.com