CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .39 .40 .41 .42 .43 31644.45 .46 .47 .48 .49 ... 33646 »
  1. DigitalApart

    0下载:
  2. (凌阳的IDE平台) 用于16位单片机的无符号整数超过65535的数码显示,可以防止溢出的分离数位代码。 最后结果无论是什么请回复,因为我真的很想成为编程高手,谢谢!-(Sunplus the IDE platform) for the 16-bit unsigned integer SCM more than 65,535 digital display, you can prevent the overflow of the separation of digital code. W
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-04
    • 文件大小:1154
    • 提供者:萧玉若
  1. frequency_divide

    0下载:
  2. 本程序用verilog编写,实现了任意整数分频-Arbitrary integer frequency_divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1154
    • 提供者:何斌
  1. shizhong

    0下载:
  2. 如果是用pc的串口传输数据就好办了,可以安装一个串口监视工具(如AccessPort)。电脑串口一般是2、3、5三根线通讯,2是txd,3是rxd,5是GND,但是电脑的逻辑电平与单片机的逻辑电平不同,具体看串口通信协议,网上很容易搜到。 IIC总线上的数据可以通过示波器查看,两个探头,一个连接clk,另一个连接sda,IIC通信时可以观察到传输的数据。 -If you are using pc' s serial port to transfer data much easier t
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-28
    • 文件大小:1154
    • 提供者:陈明宇
  1. zonggongcheng

    0下载:
  2. 三个结合起来的D触发器的vhdl,分别是电平触发,上升沿出发和下降沿出发。-Combining the three D flip-flop vhdl, respectively, trigger level, rising and falling edge start start.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1154
    • 提供者:张道宁
  1. switch_read_8051

    0下载:
  2. A simple switch input program for the 8051. The code is fully commented.-A simple switch input program for the 8051. The code is fully commented.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:1154
    • 提供者:Cuauhtemoc
  1. last-step

    0下载:
  2. Please read your package and describe it at least 40 bytes in English. System will automatically delete the directory of debug and release, so please do not put files on these two directory.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1154
    • 提供者:vishal
  1. AD7711

    0下载:
  2. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:1154
    • 提供者:黄慧君
  1. ve1_fec

    0下载:
  2. Hamming (7,4) coder/decoder with erasures procedures. Writed for avr8 mc.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-03
    • 文件大小:1154
    • 提供者:Piter
  1. camera_fifo_ctrl

    0下载:
  2. camera异步接口中FIFO控制部分的源代码-FIFO control section of the source code in the asynchronous interface, camera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:1154
    • 提供者:袁璐
  1. writereadflash

    0下载:
  2. 这个是用VHDL实现FPGA对FLASH的读写。-This is achieved using VHDL FLASH FPGA to read and write.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1154
    • 提供者:
  1. www

    0下载:
  2. 卷积码编码器卷积码是1955年由Elias等人提出的,是一种非常有前途的编码方法 一些资料上可以找到关于分组码的一些介绍-Convolutional code encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1154
    • 提供者:魏建平
  1. ADC0804

    0下载:
  2. 基于adc0804lcn的verilog 程序转换,程序提供了一个范例,仅供大家学习参考-Adc0804lcn based on the Verilog program conversion, the program provides a sample, for everyone to learn the reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1154
    • 提供者:宁静
« 1 2 ... .39 .40 .41 .42 .43 31644.45 .46 .47 .48 .49 ... 33646 »
搜珍网 www.dssz.com