CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .59 .60 .61 .62 .63 31664.65 .66 .67 .68 .69 ... 33645 »
  1. t_write

    0下载:
  2. dsp经典源代码 dsp经典源代码
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:1148
    • 提供者:lingxiao
  1. div_clk

    0下载:
  2. 主时钟为15.36MHz的带选通的8位输出分频器,可得到100Hz,120Hz,1kHz,10kHz的频率-Master clock for the 15.36MHz band strobe output 8-bit prescaler, can be 100Hz, 120Hz, 1kHz, 10kHz frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1148
    • 提供者:wangyongbing
  1. initializationprogramofADS8364(1)

    0下载:
  2. 配置GPIOE为XINT1,XINT2,由于不知道要上载5次,所以一次把五个程序都上载了,现在重新依次上载-GPIOE configuration for XINT1, XINT2, as a result do not know want to upload 5 times, so the first five procedures to upload, and now in order to re-upload
  3. 所属分类:DSP program

    • 发布日期:2017-04-12
    • 文件大小:1148
    • 提供者:sophia
  1. w4_4

    0下载:
  2. adaptive encoding and decoding depending on the channel SNR
  3. 所属分类:DSP program

    • 发布日期:2017-03-26
    • 文件大小:1148
    • 提供者:channa2017
  1. transfer

    0下载:
  2. 实现UART的发送功能,采用了状态机来描述其功能。-Achieve UART transmit function, using the state machine to describe its function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1148
    • 提供者:liu weiwei
  1. cordic-verilog

    0下载:
  2. 用Verilog写的cordic相位鉴别,采用8级的流水线的硬件设计-Written using Verilog cordic phase identification, using 8-level hardware design of the pipeline
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1148
    • 提供者:朱子翰
  1. keyboard

    0下载:
  2. verilog FPGA开发板4*4键盘代码,正确可实现-4*4keyboard diven by verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1148
    • 提供者:fsr
  1. shejilegeshangxiazidongkongzhi

    0下载:
  2. Verilog 的设计的程序。反复看了很久,电梯设计很是实用性强的一个程序,现在分享给大家,很多实验室做设计的时候需要,希望可以用到-The Verilog design program. Repeatedly looked for a long time, elevator design is very practical program for everyone now share many laboratory design needs can be used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:1148
    • 提供者:wuliang
  1. hello_uart

    0下载:
  2. Uart接口测试程序,Xilinx参考设计,ML507硬件测试通过.--Uart interface test code,Xilinx reference design,tested on ML507 platform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1148
    • 提供者:Zhang Qiang
  1. stacks-and-queues-in-CPP

    0下载:
  2. implementation of stacks and queues of structure student in C-implementation of stacks and queues of structure student in C++
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1148
    • 提供者:cheanahihh
  1. zhs_SCI

    0下载:
  2. DSP tms320f28335 对SCI程序的设置-DSP28335 settings SCI program
  3. 所属分类:DSP program

    • 发布日期:2017-04-12
    • 文件大小:1148
    • 提供者:zhz
  1. ASM

    0下载:
  2. 51单片机的ARM汇编实现(纯原创上机通过)可能有待优化,但是鉴于汇编得高效率,依然比c及以上高级语言有着速度优势,这段代码比较短但是他可以实现按键,数码管显示(共阳),定义数组等功能,可供单片机初学者学习使用。- 检测到:中文 » 英语 51 microcontroller ARM assembly (pure original computer through) may need to be optimized, but given the assembly effic
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1148
    • 提供者:李亚
« 1 2 ... .59 .60 .61 .62 .63 31664.65 .66 .67 .68 .69 ... 33645 »
搜珍网 www.dssz.com