CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .66 .67 .68 .69 .70 31871.72 .73 .74 .75 .76 ... 33646 »
  1. kescan

    0下载:
  2. 用汇编写的一个键盘 程序 纯属练习 没价值 用的是矩阵扫瞄法-was compiled using the keyboard a purely procedural exercise did not use the value matrix scanning method
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:1.06kb
    • 提供者:余聪
  1. crc.c

    0下载:
  2. CRC source code for linux environment. CRC for 16 bytes packet. Useful for checking crc of tinyos uart packet.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-30
    • 文件大小:1.06kb
    • 提供者:andus
  1. USB_API

    0下载:
  2. USB 文件管理 MCU API 库的连接对象-USB file management MCU API database connection object
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-03
    • 文件大小:1.06kb
    • 提供者:黄绩
  1. gcd

    0下载:
  2. 求最大公约数的vhdl 源代码 gcd-gcd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.06kb
    • 提供者:xz
  1. dpll

    0下载:
  2. dpll is used to lock the data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.06kb
    • 提供者:jkdgf
  1. clk

    0下载:
  2. 这是一个数字秒表的设计。几时周期为0.01s-1h。带有计数器的清零端,还有一个秒表的计时起止控制开关,最后计时信息显示在数码管上。-This is a digital stopwatch design. When a period of 0.01s-1h. Cleared with the end of the counter, and a stopwatch start and end time-control switch, the last time the information di
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.06kb
    • 提供者:linpy
  1. PWM

    0下载:
  2. PWMc语言代码,产生PWM波形,用于各种产品以及测试-PWMc language code to generate PWM waveforms for a variety of products and test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.06kb
    • 提供者:jack
  1. autosell_newspaper

    0下载:
  2. 這是FPGA自動販賣機的功能,名字為autosell_newspaper.rar,其中使用了有限狀態機。-FPGA vending machines function, the name of the autosell_newspaper.rar, which uses the finite state machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.06kb
    • 提供者:MJ
  1. ACCUM

    0下载:
  2. accumulator for direct digital synthesis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:1.06kb
    • 提供者:saleh m
  1. cun

    0下载:
  2. 一个四个地址的四位寄存器,实现存储、读取功能,并在数码管上显示数据的地址-A four addresses four registers for storage, read function, and displays the address of the data on the digital
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.06kb
    • 提供者:覃羽
  1. dds

    0下载:
  2. 采用硬件描述语言verilog进行DDS变换的实现的代码-Using hardware descr iption languages Verilog implementation of DDS converter code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.06kb
    • 提供者:何晨光
  1. LCD

    0下载:
  2. LCD code for 20x4 LCD with C51
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:1.06kb
    • 提供者:venkatesh
« 1 2 ... .66 .67 .68 .69 .70 31871.72 .73 .74 .75 .76 ... 33646 »
搜珍网 www.dssz.com