CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .64 .65 .66 .67 .68 31969.70 .71 .72 .73 .74 ... 33646 »
  1. Hello

    0下载:
  2. Hello World Example.This file is part of the uVision/ARM development tools.
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2008-10-13
    • 文件大小:1.03kb
    • 提供者:lix
  1. Freescale-CCD

    0下载:
  2. 菲斯卡尔智能车使用的CCD摄像头程序,用以对黑色道路的识别-Freescale smart car CCD camera used in the procedure for the identification of the black road
  3. 所属分类:Embeded-SCM Develop

  1. lcd

    0下载:
  2. Code in C++ for show information in displays LCD.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:1.03kb
    • 提供者:Sibele
  1. 8051f040-ADC0

    0下载:
  2. 新华龙C8051F040单片机定ADC程序,经调试好使-C8051F040 hualong set a new single-chip ADC procedures, so that by the debugging
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:1.03kb
    • 提供者:闯黄扣分
  1. second

    0下载:
  2. 一个简单的用vhdl写的计秒功能的小程序.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.03kb
    • 提供者:dad
  1. div

    0下载:
  2. 二进制除法器,采用移位相减的方法实现,位数可调-The source code of a divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.03kb
    • 提供者:shengzc
  1. Hardware_Delay_50ms_8051

    0下载:
  2. A complete example using a hardware-based delay using the 8051.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-07
    • 文件大小:1.03kb
    • 提供者:Cuauhtemoc
  1. UART

    0下载:
  2. UART发送数据 中断接受数据 UART发送数据 中断接受数据-UART interrupt receive UART transmit data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.03kb
    • 提供者:万工
  1. booth.vhd

    0下载:
  2. this the source code for booth s multiplier. used to low power dsp architecture.-this is the source code for booth s multiplier. used to low power dsp architecture.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:1.03kb
    • 提供者:nathan
  1. fsm

    0下载:
  2. 三段式状态机的典型写法,verilog实现-The three section type of typical state machine method, Verilog implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.03kb
    • 提供者:mxc
  1. ASCII_PACKAGE

    0下载:
  2. ASCI package in VHDL for verilog implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.03kb
    • 提供者:SUPIN
  1. uarttx

    0下载:
  2. fpga板 verilog写的串口发送数据的模块,主要可以看下思路,也是可用的-Fpga board verilog write serial port to send data module, the main can look at ideas, is also available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:1.03kb
    • 提供者:徐林
« 1 2 ... .64 .65 .66 .67 .68 31969.70 .71 .72 .73 .74 ... 33646 »
搜珍网 www.dssz.com