CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .83 .84 .85 .86 .87 31988.89 .90 .91 .92 .93 ... 33646 »
  1. eeprom连续页写模式

    0下载:
  2. eeprom连续页写模式-eeprom continual page writes the pattern
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-11-09
    • 文件大小:1.02kb
    • 提供者:叶清桂
  1. lcd1.rar

    0下载:
  2. 写得很漂亮的lcd1602的源程序,可以直应用!用FPGA驱动的!,Lcd1602 very good source, you can direct the application! With FPGA-driven!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.02kb
    • 提供者:liyanjun
  1. Application_of_pseudo_random_sequence_verilog_desi

    0下载:
  2. 伪随机序列应用verilog设计.rar-Application of pseudo-random sequence verilog design.rar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.02kb
    • 提供者:海天之洲
  1. ss

    0下载:
  2. 这里的代码对大家有帮助啊 快来看看吧 谢谢啦 哈哈 关于波形的的代码-thanks you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.02kb
    • 提供者:张强
  1. atel2

    0下载:
  2. 这是一个FPGA异步收发模块的程序,希望对大家有帮助-This is an asynchronous receiver fpga program, we hope to be useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.02kb
    • 提供者:WANG
  1. 003-LED

    0下载:
  2. 单片机点亮很多个灯,程序里边有说明,希望对新手有帮助!-Many a lamp light up the single chip microcomputer, have inside a program that, hope for the novice help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.02kb
    • 提供者:王东庭
  1. main

    0下载:
  2. this seven segment based stop watched project. Here 89c51 ic is used. Port p0 and P2 are connected with seven segment display. Port Pin P1.0 is connected with key-this is seven segment based stop watched project. Here 89c51 ic is used. Port p0 an
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-26
    • 文件大小:1.02kb
    • 提供者:natkhat
  1. ATDmain

    0下载:
  2. 基于XS128平台的单片机开发的ATD(数模转换模块)的调试主程序-XS128 platform based on MCU development ATD (digital-analog converter module) Debug the main program
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-06
    • 文件大小:1.02kb
    • 提供者:
  1. tmx

    0下载:
  2. LCD显示频率计,Quartus II VHDL设计语言-LCD display frequency meter, Quartus II VHDL design language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.02kb
    • 提供者:Any
  1. vga

    0下载:
  2. 该工程设计需要在VGA 显示器上显示背景为蓝色,中央显示一个绿色的边框和一个粉 色的矩形-The project design requires a VGA monitor to display a blue background, the central display a green border and a pink rectangle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.02kb
    • 提供者:王世豪
  1. InputOutputwithTimer

    0下载:
  2. THIS IS A EMBEDDED C CODES. FOR READING DIGITAL AND ANALOG INPUT SIGNAL, CALIBRATE IT AND DISPLAY ON THE LCD.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:1.02kb
    • 提供者:Himanshu Verma
  1. shizhong

    0下载:
  2. 一个简单的时钟程序,适合刚接触FPGA的菜鸟,真的是很简单的东西-time clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.02kb
    • 提供者:baiqiujian
« 1 2 ... .83 .84 .85 .86 .87 31988.89 .90 .91 .92 .93 ... 33646 »
搜珍网 www.dssz.com