CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .26 .27 .28 .29 .30 32331.32 .33 .34 .35 .36 ... 33645 »
  1. vhdl_cnt_16

    0下载:
  2. 可预置16位计数器 可预置16位计数器-vhdl_16bit_counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:972
    • 提供者:方先生
  1. TKC7524jiekoudianluchengxu

    0下载:
  2. 根据TLC7524输出控制时序,利用接口电路图,通过改变输出数据,设计一个正弦波发生器。TLC7524是8位的D/A转换器,转换周期为 ,所以锯齿波型数据有256个点构成,每个点的数据长度为8位。.FPGA的系统时钟为 ,通过对其进行5分频处理,得到频率为 的正弦波-TLC7524 output under the control of timing, the use of interface circuit, by changing the output data, the design o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:972
    • 提供者:离火
  1. SAMP_RATE

    0下载:
  2. this VHDL program can count and measure a time of high-level of a signal by a high-frequency refrence signal.
  3. 所属分类:VHDL-FPGA-Verilog

  1. 5_1_4

    0下载:
  2. dspic30f2010是一款16位的DSP处理器,本例程实现TIMER定时来触发IO,是初学者的好例子哦-dspic30f2010 use timer to drive io,envirement is mcc30
  3. 所属分类:DSP program

    • 发布日期:2017-04-10
    • 文件大小:972
    • 提供者:周振超
  1. boxingfashengqi

    0下载:
  2. 波形发生器一种数据信号发生器,在调试硬件时,常常需要加入一些信号,以观察电路工作是否正常-A data signal generator, waveform generator, in the debugging of hardware, it is often necessary to add some signal to observe the circuit is working properly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:972
    • 提供者:清华
  1. FFTr4

    0下载:
  2. 基4的FFT运算程序,快速傅里叶变换,并且优化-FFT using TI s optimized FFT function and real-time input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:972
    • 提供者:qinny
  1. FANGXIANGTU

    0下载:
  2. 这是一个简单地天线的方向图的程序,适合初学者看,比较简单易懂-the directional diagram of antenna design
  3. 所属分类:DSP program

    • 发布日期:2017-11-24
    • 文件大小:972
    • 提供者:cecilia
  1. LCD12864

    0下载:
  2. 本实验是用LCD12864显示英文 显示 Our FPGA EDA NIOS II SOPC FPGA-This experiment is displayed in English LCD12864 Show Our FPGA EDA NIOS II SOPC FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:972
    • 提供者:jame
  1. transaction class.sv

    0下载:
  2. transaction class for APB
  3. 所属分类:VHDL编程

    • 发布日期:2014-05-02
    • 文件大小:972
    • 提供者:kirankiru
  1. ClkTrans

    0下载:
  2. 双相电源,能够形成极性相反的两组信号-Bipolar power supply, two group of signals can form the opposite polarity.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:972
    • 提供者:guo yanru
  1. vending_machine

    0下载:
  2. 自动售货机控制系统的VHDL代码,用case语句的状态机实现。-Vending machine control system realized by VHDL codes on the base of FMS.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:972
    • 提供者:yangling2112
  1. spi_write

    0下载:
  2. 基于veriloghdl语言的spi接口的写操作功能实现,程序经过了modelsim的仿真和上板的调试,功能正常。-the achieviation of spi interface based on the VerilogHdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:972
    • 提供者:huowuzui
« 1 2 ... .26 .27 .28 .29 .30 32331.32 .33 .34 .35 .36 ... 33645 »
搜珍网 www.dssz.com