资源列表
fpgasong
- 以verilog HDL 语言编写的一首歌曲，可供初学者借鉴-to Verilog HDL language of a song, draw for beginners
070330
- VHDL三分频程序 VHDL三分频程序-VHDL third frequency procedures VHDL third frequency procedures VHDL third frequency procedures
pc
- ：首先介绍了DS--UWB系统的的发射与接收模型，然后分析了利用滑动相关法对信道进行估讣，并巾此给出 了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡 器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支 就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。
step_motor
- 步进电机是一种能够将电脉冲信号转换成角位移或线位移的机电元件，它实际上是一 种单相或多相同步电动机。单相步进电动机有单路电脉冲驱动，输出功率一般很小，其用途 为微小功率驱动。多相步进电动机有多相方波脉冲驱动，用途很广。使用多相步进电动机时， 单路电脉冲信号可先通过脉冲分配器转换为多相脉冲信号，在经功率放大后分别送入步进电 动机各相绕组。每输入一个脉冲到脉冲分配器，电动机各相的通电状态就发生变化，转子会 转过一定的角度（称为步距角）。正常情况下，步进电机转过的总角度和
f020jiekou
- f020单片机的FPGA借口程序~ 新手必备~ 经测试好用-f020 excuse to program the FPGA chip- novice- easy to use tested
fenpin
- 利用单片机的计数器来制作简易分频计，因为P1^0用来模拟外界波形输入，它提供周期为100ms的方波。与T1管脚相连后，T1可对其进行周期计数。 程序中的变量TL1决定着分频系数，其值乘以2即为分频系数。 改变其值可以得到相应的分频输出波形（方波）。 P1^1为输出管脚，将其连接示波器可以看到分频后的波形。-To make use of simple single-chip counter frequency meter, because P1 ^ 0 input waveforms
pwm
- PWM实验 配套开发板型号:A-C8V4-PWM experiment VGA LCD display Chinese characters
subtractor5
- 5进制减法器 输入时钟信号 和reset信号 输出信号为二进制数-5 hex subtractor
Loudspeaker-module
- 通过触发信号使蜂鸣器发出乐声：7、4、1（高音部）-Through the trigger signal make buzzer send music: 7, 4, 1 (Alt)
wr_rd_all_registers_test
- This a vhdl code for colour converter fpga code for testing write and read transfers code-This is a vhdl code for colour converter fpga code for testing write and read transfers code
fifo
- 单片机FIFO的设置以及中断和读写程序的源码-FIFO chip set and interrupt source and literacy programs
VHDL-description-
- 2选1多路选择器的VHDL描述四种方法.txt 对于实现同一功能的电路，有不同的描述方法；另一方面，对于既定的电路功能，对应的电路结构不是唯一的，可以对应不同的电路结构，取决于综合器的基本元件库的来源、优化方向和约束的选择。- 2choose 1 multichannel selector VHDL descr iption of four kinds of methods. TXT To realize the same function circuit, there is the