CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .50 .51 .52 .53 .54 32455.56 .57 .58 .59 .60 ... 33645 »
  1. voltmeter

    0下载:
  2. 这是一个使用Q2和Nios2做的数字电压表程序,希望对大家有所帮助,不妥之处敬请指教。-This is a use of Q2 and Nios2 digital voltage meter to do the procedure, hoping to help all of you, wrong with your advice.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-07
    • 文件大小:933
    • 提供者:xiaoyuzhao
  1. farmer

    0下载:
  2. 数据结构实验:这个是C语言求解农夫过河问题-Experimental data structure: This is the C language to solve the problem the farmer across the river
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-26
    • 文件大小:933
    • 提供者:zx
  1. div5

    0下载:
  2. 简单的VERILOG五分频电路描述,可综合。已经过检验-simple verilog 0.2-frequency circuit descr iption can be integrated. Have been tested
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:932
    • 提供者:李四
  1. lcd

    0下载:
  2. 我自己写的士2410的320*240LCD测试程序
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2014-01-16
    • 文件大小:932
    • 提供者:xiaogao
  1. ledclock

    0下载:
  2. LED电子时钟控制器的VHDL语言程序设计-LED electronic clock controller VHDL Language Program Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:932
    • 提供者:lalo
  1. PWM

    0下载:
  2. 用C8051F005单片机产生两路PWM波-output two PWM using C8051F005
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-29
    • 文件大小:932
    • 提供者:刘伟达
  1. Encoder

    0下载:
  2. Obsł uga enkodera na pł ytce wzorcowej.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:932
    • 提供者:kukuruku
  1. Traffic

    0下载:
  2. Traffic Light Controller For 4 main road
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:932
    • 提供者:rizki
  1. serial_lcd

    0下载:
  2. serial LCD small program
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:932
    • 提供者:Meng Jin
  1. scankey

    0下载:
  2. 基于FPGA的4*4矩阵键盘扫描程序,可设计为与单片机的外围键盘接口-FPGA-based 4* 4 matrix keyboard scan program can be designed for external keyboard interface with microcontroller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:932
    • 提供者:一样
  1. shixuzhuangtaiji

    0下载:
  2. 通过verilog hdl语言实现对时序状态机的编写-By verilog hdl language for writing timing state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:932
    • 提供者:李永超
  1. lcd_h

    0下载:
  2. lcd.h and lcd.c file for pic18fxx family.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:932
    • 提供者:paras maharjan
« 1 2 ... .50 .51 .52 .53 .54 32455.56 .57 .58 .59 .60 ... 33645 »
搜珍网 www.dssz.com