CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .57 .58 .59 .60 .61 32462.63 .64 .65 .66 .67 ... 33645 »
  1. SPI_OUT_TRIGONALWAVE

    0下载:
  2. 三角波发生程序,须使用SPI接口及一个D/A转换器-triangular wave occurred procedures, require the use of SPI interface and a D / A converter
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:930
    • 提供者:王超
  1. ad7864

    0下载:
  2. ad7864的控制程序,靠计数器排的时序-ad7864 control program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:930
    • 提供者:pioneer
  1. TLC5510_VHDL

    0下载:
  2. 基于VHDL语言,实现对高速A/D器件TLC5510控制-Based on the VHDL language, to achieve high-speed A/D device control TLC5510
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:930
    • 提供者:huangsong
  1. account

    0下载:
  2. 手机话费记录,通过状态机实现不同通话类型的手机话费记录功能-Their phone records, through the state machine to achieve different types of their phone call logging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:930
    • 提供者:马松
  1. AT25256

    0下载:
  2. AT25256烧写方法的FPGA实例,大家请看啊-AT25256 FPGA programming method instance, we see ah
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:930
    • 提供者:闫冰冰
  1. redwire

    0下载:
  2. 基于FPGAEASY060的红外发送,接收及数码管显示-Based on the FPGAEASY060 infrared sending, receiving and digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:930
    • 提供者:吴寿武
  1. 4X

    0下载:
  2. VHDL实现的4位乘法器,绝对好用,libero8.5仿真没问题!-VHDL implementation of the 4-bit multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:930
    • 提供者:funny
  1. 10pointclock

    0下载:
  2. VHDL分频程序+数码管动态显示,20字20字20字-VHDL divider program the+ digital tube dynamic display, 20 words, 20 words 20 words
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:930
    • 提供者:lida
  1. ov7670_capture

    0下载:
  2. ov7670摄像头捕获代码,VHDL,稍加修改即可完成OV系列其他摄像头的捕获操作-ov7670 camera to capture the code, VHDL, slightly modified to complete the OV series of other camera capture operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:930
    • 提供者:冯鑫
  1. full_adder1

    0下载:
  2. 一位元全加法器,1位元輸入,使用Verilog語法,包含test檔案-1bit fulladder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:930
    • 提供者:蘇柏睿
  1. AD-and-serial-communication

    0下载:
  2. 通过AD转化和串口通信,将单片机的电压实时的传送到电脑串口助手上-Through the conversion of AD and serial communication, the voltage of the single chip computer to the computer serial assistant
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:930
    • 提供者:吴润
  1. adc

    0下载:
  2. STM8S的ADC采样配置,拿来就可以用,已经调试过。采样值采用求平均的方法,当然也可以采用冒泡排序法,看自己的需求。-STM8S ADC sample configuration used can be used, it has been tuned. Samples using the averaging method, of course, can also be used bubble sort method, see their needs.
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:930
    • 提供者:Long Cheng
« 1 2 ... .57 .58 .59 .60 .61 32462.63 .64 .65 .66 .67 ... 33645 »
搜珍网 www.dssz.com