CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .59 .60 .61 .62 .63 32764.65 .66 .67 .68 .69 ... 33645 »
  1. GPS_C_Code

    0下载:
  2. GPS CA码及导航电文发生器仿真研究C/A源代码-GPS navigation message and code generator simulation C / A code
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:834
    • 提供者:wuhao
  1. HammingEncoder

    0下载:
  2. VHDL编写的汉明纠错码译码器,数字传输中汉明纠错码的译码所用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:834
    • 提供者:wei
  1. binarycount

    0下载:
  2. 异步复位、同步置数的四位二进制计数器的VHDL源文件
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:834
    • 提供者:chenwen
  1. div16_8

    0下载:
  2. 用FPGA实现模糊控制器 部分用VHDL语言编写的源程序
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:834
    • 提供者:
  1. viterbi_for_bch.rar

    0下载:
  2. Viterbi based trellis decoder for (7,4) - binary BCH code,Viterbi based trellis decoder for (7,4)- binary BCH code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:834
    • 提供者:shahifaqeer
  1. OutputManager

    0下载:
  2. An output manager for Digital Oscilloscope
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:834
    • 提供者:Ran
  1. key_xiaodou

    0下载:
  2. 本例中用状态机实现了消抖电路: 端口描述:clk 输入检测时钟;reset 复位信号;din 原始按键信号输入; dout 去抖动输出信号。-In this case the state machine used to achieve the elimination shake circuit: Ports Descr iption: clk input test clock reset reset signal din original key signal input dout t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:834
    • 提供者:hughxue
  1. generic_ahb_slave

    1下载:
  2. Generic AHB Slave for all AHB slave transactions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:834
    • 提供者:Vbhat
  1. Program3

    1下载:
  2. 用 vhdl 语言设计 8 位数码扫描显示电路,显示输出数据直接在程序中给出。增加 8 个 4 位锁存器作为输出显示数据缓冲器,由外部输入8个待显示的十六进制数。-Design with vhdl language display 8-bit digital scanning circuit, display output data are given directly in the program. Increased eight 4-bit latch display data buffer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:834
    • 提供者:釉雪Dreamer
  1. 16mult_signed

    0下载:
  2. 16*16位的有符号乘法器的verilog语言-16 x 16 signed multiplier verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:834
    • 提供者:371645042
  1. cordic_fpga

    0下载:
  2. 基于VHDL的FPGA设计,利用CORDIC IP核设计角度的正余弦算法。-Cosine algorithm VHDL based FPGA designs using CORDIC IP core design angles.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:834
    • 提供者:shiyan chen
  1. PWM

    0下载:
  2. 基于89c52的PWM产生程序,简单易懂-The PWM generator based on 89c52, easy to understand
  3. 所属分类:DSP program

    • 发布日期:2017-04-11
    • 文件大小:834
    • 提供者:秦园
« 1 2 ... .59 .60 .61 .62 .63 32764.65 .66 .67 .68 .69 ... 33645 »
搜珍网 www.dssz.com