资源列表
4_COMP
- 使用硬件实现,效率较高的乘法器,通过FPGA验证的
基于vhdl的二进制转BCD码的设计
- 基于vhdl的二进制转BCD码的设计，已经经过调试，可直接使用,Vhdl based on binary code to BCD design, has been testing can be used directly
58
- 5/8分频器，实现分频功能，受外部周期信号激励的震荡，其频率恰为激励信号频率的纯分数，都叫做分频。-5/8frequency demultiplier
DATA_scramble
- 扰码器的verilog实现,参考802.11a相关标准-Scrambler in verilog implementation
seg71
- ７段数码管测试实验１：以动态扫描方式在８位数码管“同时”显示０--7 实验的目的是向用户介绍多个数码管动态显示的方法。 动态显示的方法是，按一定的频率轮流向各个数码管的COM端送出低电平，同时送出对应的数据给各段。-7-segment test experiment 1: 8-bit dynamic digital scanning mode in the pipe " while" display 0- 7 experiment is introduced to th
Decoy
- 外部 FIFO 的控制 verilog语言-verilog FIFo
mapper
- vhdl code for mapping the real and quadrature QAM Symbol
TA_13
- MSP-FET430P140演示程序。Timer_A PWM TA1-2,模式,SMCLK DCO / / / /描述:这个程序会产生两种PWM输出开P1.2,3使用 / / Timer_A配置的模式。在CCR0价值,512-1,定义了PWM(脉宽调制) / /时间和价值观在CCR1 CCR2 PWM技术和责任周期。利用~ 800千赫 / / SMCLK作为TACLK,定时器周期~ 640我们一个75 的关税P1.2周期, / 25 ,P1.3-MSP-FET430P140
led
- 学习单片机的很好历程，led显示，已经调试通过-Learning a good SCM process, led display, has been through debugging
dianzizhong
- 用VHDL语言编写的数字电子钟的代码，在quartus上运行即可-Digital clock using VHDL language code can be run on in the quartus
ads7841_control
- 本程序是fpga控制ads7841采样，fpga中用状态机来写时序，亲测可用-This procedure is fpga control ads7841 sampling, fpga using state machine to write timing, pro-test available
signal
- 本系统以单片机AT89C52为核心,以数模转换器DAC0832实现方波、正弦波、三角波、锯齿波波形的输出，实现信号发生器的简易功能。-This system with single chip microcomputer AT89C52 as the core, with digital to analog converter DAC0832 achieve square wave, sine wave, triangle wave, sawtooth wave form output, real