CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .68 .69 .70 .71 .72 32973.74 .75 .76 .77 .78 ... 33646 »
  1. ch451

    0下载:
  2. ch451控制键盘自动扫描芯片,单片机控制ch451可以实现键盘扫描高效控制-ch451 keyboard control chip automatic scanning, single-chip control of the keyboard scan can be achieved ch451 efficient control
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:768byte
    • 提供者:游智超
  1. fattoriale

    0下载:
  2. calculate the factorial number
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:768byte
    • 提供者:marcojm
  1. PROG7-A

    0下载:
  2. 用于控制计算机蜂鸣器发出声音 用于控制计算机蜂鸣器发出声音-It used to control a computer buzzer sounds
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:768byte
    • 提供者:rmofgovern
  1. control

    0下载:
  2. 温度控制,是某年电子设计大赛的真题,都是我自己编的-Temperature control is an electronic design contest Zhenti years, are my own series! ! !
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-06
    • 文件大小:767byte
    • 提供者:马作伟
  1. New-folder

    0下载:
  2. Vhdl codes for D flip flop and so
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:767byte
    • 提供者:Ashwin
  1. VGA_Controller

    0下载:
  2. vga的行场信号驱动,由verilog编写,需提供25M的时钟驱动,为640*480的大小。-vga signal field lines driven by the verilog writing, must provide the 25M clock drive, the size of 640* 480.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:767byte
    • 提供者:
  1. shijinzhishumaguangundongxianshi

    0下载:
  2. 数电实验作业:十进制计数的数码管滚动显示(VHDL源程序)-Decimal count digital tube scroll (VHDL source)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:767byte
    • 提供者:张三
  1. pso-vhdl

    0下载:
  2. i have verilog and VHDL coding. please help me.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:767byte
    • 提供者:a.deivaseelan
  1. 430low-power-test

    0下载:
  2. 测试430低功耗的程序,改编自Lierda学习机的光电对管测试程序,文件有较好的注释-Test 430 low-power program, adapted from Lierda learning machine photoelectric tube test program, the file has a good comment
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-06
    • 文件大小:767byte
    • 提供者:Albert
  1. divider

    0下载:
  2. VERILOG编写的24位除法器代码核,是FPGA或者ASIC设计中的一核心计算模块。-VERILOG written 24 divider code nuclear FPGA or ASIC design in a core module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:767byte
    • 提供者:Solomon
  1. FPGA_CIC

    0下载:
  2. 用Count计数法实现5级CIC滤波器,能够提前或者延迟一个周期采样。能综合-Implementation level 5 CIC filter with Count counting method, one can advance or delay the sampling period.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:767byte
    • 提供者:lihe
  1. UniversalCar

    0下载:
  2. arduino与蓝牙的通信,内有详细注释,hc-05、hc-06等均兼容 只需修改波特率即可使用。-arduino Bluetooth communication, there are detailed notes, hc-05, hc-06 is compatible only change the baud rate etc. can be used.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:767byte
    • 提供者:王保宁
« 1 2 ... .68 .69 .70 .71 .72 32973.74 .75 .76 .77 .78 ... 33646 »
搜珍网 www.dssz.com