CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .88 .89 .90 .91 .92 32993.94 .95 .96 .97 .98 ... 33646 »
  1. SAA7113resource

    0下载:
  2. SAA7113视频采集C语言编写源码程序
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2014-01-16
    • 文件大小:760byte
    • 提供者:黄鸿强
  1. NEW

    0下载:
  2. controlling lcd module . It uses 8051 microcontroller which can drive hd44870 chip
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:760byte
    • 提供者:rejith
  1. JZ_R61505

    0下载:
  2. 中华嵌入式开发网共享的实用的信利屏tft240320的R61505,R61509的初始化代码-China Embedded Development Network to share practical Truly screen tft240320 of R61505, R61509 initialization code
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:760byte
    • 提供者:acknowl
  1. 电动车控制器软欠压程序

    0下载:
  2. 当电池电压低于欠压保护VALUE时,减小输出,如果减小输出到一定程度时,还是低于欠压,关闭输出,并考虑电池的特性,作滞回
  3. 所属分类:嵌入式/单片机编程

  1. question5

    0下载:
  2. Q5 Investigate the operation of the additional Port registers FIOxSET, FIOxCLR and FIOxMASK
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:759byte
    • 提供者:Darren
  1. code

    0下载:
  2. clk_sys为输入时钟,rst为复位信号,clk_out为输出分频时钟,div_num为分频数目。多少分频就把div_num赋多少值。-awet.etr.ert.ewtewjtr eqtr ert ert ewr erwrt ewrt ret5 asd er.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:759byte
    • 提供者:happybrave
  1. AT24c512_Test

    0下载:
  2. A simple program to read AT24C512 (512KBit, I2C, EEPROM) memory in Arduino environment.. This program usefull to test connectivity and development.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:759byte
    • 提供者:reha
  1. 8.6-DAC0832

    0下载:
  2. DAC0806的程序代码,本人已通过验证-DAC0806 program code, I have verified
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:759byte
    • 提供者:周三强
  1. 24c02

    0下载:
  2. 单片机读写24C02的程序,包括读的函数和写得函数-Single chip microcomputer to read and write 24C02 procedures, including reading and writing function function
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-08
    • 文件大小:759byte
    • 提供者:zhanghaichao
  1. shenfaqi

    0下载:
  2. 設計一個除法器電路,輸入 8 -位元的被除數 A 與除數 B ,輸出為商 Q=A/B及餘數R。-Design a divider circuit, type 8- bit of the dividend A and divisor B, output of business Q = A/B and the remainder R.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:759byte
    • 提供者:yc
  1. 1

    0下载:
  2. 128X64的点阵的显示 在8051的环境下实现 使用keil C的编译环境-the dot display for 128X64
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:759byte
    • 提供者:he102478
  1. RT-DATA

    1下载:
  2. 61580 1553b rt 芯片驱动程序 地址-61580 1553b rt address
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:759byte
    • 提供者:ye
« 1 2 ... .88 .89 .90 .91 .92 32993.94 .95 .96 .97 .98 ... 33646 »
搜珍网 www.dssz.com