CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .00 .01 .02 .03 .04 33005.06 .07 .08 .09 .10 ... 33646 »
  1. AT45D041.zip

    0下载:
  2. 读写AT45D041卡的c51程序
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:
    • 文件大小:756byte
    • 提供者:
  1. PWMDIANJI

    0下载:
  2. 智能小车:双PWN电机控制,源程序-Smart car: Motor Control source Dual PWN
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:756byte
    • 提供者:xayoung
  1. led

    0下载:
  2. vhdl实现“PLD电子技术”(文字显示)
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:755byte
    • 提供者:阿乔
  1. FSKdemodulation

    0下载:
  2. 基于VHDL硬件描述语言对FSK调制信号进行解调 -A VHDL program to realize the FSK demodulation of digital signals
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:755byte
    • 提供者:yuanzongliang
  1. ASPfinalwithoutCLK

    0下载:
  2. A FIFO PROGRAM USING VHDL, USING ASP PROTOCOL-A FIFO PROGRAM USING VHDL, USING ASP PROTOCOL..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:755byte
    • 提供者:kalidas
  1. my_func_pkg

    0下载:
  2. multiply vhdl package code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:755byte
    • 提供者:supa
  1. dat2pcm

    0下载:
  2. 将dat数据转为pcm文件,用于DSP开发音频算法时听输出信号的声音-Dat file data into the pcm for audio DSP algorithm development to listen to the output data
  3. 所属分类:DSP program

    • 发布日期:2017-04-11
    • 文件大小:755byte
    • 提供者:kevin
  1. keymatrix

    0下载:
  2. assembly key matrix with LCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:755byte
    • 提供者:sheshesherif
  1. miaobiao

    0下载:
  2. 这是一个手速测定器,利用单片机的按键、中断与LED六位七段数码管来显示。-This is a hand-speed measuring device, the use of single-chip key, interrupt and six seven-segment LED displays.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:755byte
    • 提供者:方秋红
  1. send

    0下载:
  2. 通过先对异步串口发送模块的编写对其验证,再联合接收模块实现串口的收发-At frist,checking the module of UART s sending function,then link the recive module to realize reading and writing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:755byte
    • 提供者:pujinsheng
  1. carry_skip_adder_verilog

    0下载:
  2. 行波加法器能对两个n位数的各位同时进行加法运算的装置,可由n个一位加法器(全加器)并联而。本程序是它的verilog实现-Line wave and instruments capable of two n-digit device you carry adder, while the n by an adder (full adder) in parallel while. This program is to achieve its verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:755byte
    • 提供者:杜洵
  1. ccp_1_adc

    0下载:
  2. A potentiometer variable PWM@50hz for pic microcontroller 16F877A CCS compiler/MPLAB/PROTEUS
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-08
    • 文件大小:755byte
    • 提供者:juanin
« 1 2 ... .00 .01 .02 .03 .04 33005.06 .07 .08 .09 .10 ... 33646 »
搜珍网 www.dssz.com