CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .44 .45 .46 .47 .48 33049.50 .51 .52 .53 .54 ... 33646 »
  1. Paralleladder

    0下载:
  2. 并行加法器VHDL代码,可实现五位加法运算-VHDL code parallel adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:739byte
    • 提供者:赵珑
  1. 4PMW

    0下载:
  2. 利用8051f单片机产生4通道的PWM波形-The use of four-channel 8051f MCU PWM waveform generated
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:739byte
    • 提供者:杨志华
  1. sin_generator

    0下载:
  2. Sin Generator. 16 points on period.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:739byte
    • 提供者:Evgeny
  1. 32bitshiftregister

    0下载:
  2. 32位带锁存移位寄存器,采用verilog HDL语言编写,可用于串并转换-32-bit shift register with latches, using verilog HDL language can be used for string and convert
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:739byte
    • 提供者:张建
  1. VerilogCode_8-bit_2to1_mux

    0下载:
  2. Verilog Code for 8 to 1 multiplexer for the code to be implemented on Altera DE2 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:739byte
    • 提供者:Rahul
  1. ps2_key

    0下载:
  2. 这是PS2键盘解码试验,在EPM240开发板上验证过的-This is a PS2 keyboard decoder test, the development board verified EPM240
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:739byte
    • 提供者:吴敬飞
  1. add_tree_mult

    0下载:
  2. verilog HDL编写的8位乘法器,谢谢使用-the preparation of 8-bit multiplier verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:739byte
    • 提供者:田甜
  1. kalman_fai

    0下载:
  2. 信号处理,卡尔曼滤波,一个小程序希望有用哦-Kalman filtering
  3. 所属分类:DSP program

    • 发布日期:2017-04-11
    • 文件大小:739byte
    • 提供者:霓裳
  1. cx

    0下载:
  2. 变模可逆计数器的VHDL功能描述,是数字锁相环的一个期间的程序-Reversible counter variable mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:739byte
    • 提供者:
  1. stream_to_asc

    0下载:
  2. 将二进制码流转换为ASICII文件,可做fpga码表-from bianry streams to ASICII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:739byte
    • 提供者:邓海涛
  1. LPLFSR

    0下载:
  2. LPLFSR for low power pattern generation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:739byte
    • 提供者:satish devrari
  1. produce_data

    0下载:
  2. 用于目标跟踪的数据随机生成大量的数据的基于随机的原则-Used for the data of target tracking random generation of large amount of data Based on the principle of random
  3. 所属分类:DSP program

    • 发布日期:2017-04-06
    • 文件大小:739byte
    • 提供者:ww
« 1 2 ... .44 .45 .46 .47 .48 33049.50 .51 .52 .53 .54 ... 33646 »
搜珍网 www.dssz.com