CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .87 .88 .89 .90 .91 33392.93 .94 .95 .96 .97 ... 33646 »
  1. banlance

    0下载:
  2. fpga上实现的动平衡检测模块,只需要一编码器就可以-FPGA implementation of dynamic balance on the Detect module, required only one encoder can be
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:616byte
    • 提供者:王石子
  1. washing_mechine

    0下载:
  2. 这是本人改造家里的洗衣机操作系统的51单片机程序,不到100行的小程序.功能比较简单.仅仅是定时,显示,报警等等基本功能.可以供大家参考一下.-This is my home washing machine operating system, transforming the 51 SCM program, less than 100 lines of small programs. Function is relatively simple. Just a regular show, the
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-01
    • 文件大小:616byte
    • 提供者:王尊
  1. zuoye1

    0下载:
  2. arm流水灯代码非常有用可实现六个灯轮流点亮-Rotate arm water lights the code is very useful six lights
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:616byte
    • 提供者:fromth
  1. adc_code

    0下载:
  2. this code is for adc with 8051 microcontroller
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:615byte
    • 提供者:saurabh
  1. water-lights-function

    0下载:
  2. c语言程序,下载到stc89c52单片机,能实现流水灯功能-c language program, download stc89c52 microcontroller, to achieve water lights function
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-03
    • 文件大小:615byte
    • 提供者:舍我取谁
  1. HBfir

    0下载:
  2. 自己编写的半波带滤波器,可应用于抽取滤波器-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:615byte
    • 提供者:
  1. addN

    0下载:
  2. A simple ADDN module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:615byte
    • 提供者:ntsoa
  1. waveform

    0下载:
  2. The waveform of pulse generator code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:615byte
    • 提供者:Mehran
  1. self-drink-seller-verilog-code

    0下载:
  2. 饮料自动售卖机的verilog代码,实现各种情况下饮料的购买-self-drink seller verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:615byte
    • 提供者:徐以为
  1. QD

    0下载:
  2. 四路抢答器,主持人复位之前抢答算做犯规,复位之后抢答第一个人有效,其余无效。并且均有组别显示与声音示警。-Four Responder, Responder counted reset before the host foul, the first person to answer in an effective after a reset, the rest is invalid. And have a group show with the sound warning.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:615byte
    • 提供者:邱宇
  1. code_clk_nco

    0下载:
  2. 码时钟发生器,可灵活配置参数,根据比例得到自己所需的码时钟,可用于扩频通信-CODE CLK MODULE CDMA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:615byte
    • 提供者:
  1. SerialViewer

    0下载:
  2. Implementation of Instrumentation Trace Macrocell for servial wire viewer in cortex M3 microcontroller
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:615byte
    • 提供者:rohsins
« 1 2 ... .87 .88 .89 .90 .91 33392.93 .94 .95 .96 .97 ... 33646 »
搜珍网 www.dssz.com