CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .17 .18 .19 .20 .21 33422.23 .24 .25 .26 .27 ... 33646 »
  1. i2c

    0下载:
  2. I2C端口的FPGA实现,网上较多,但发现不少有问题,这个是在网上代码的基础上修改过,验证可行。-I2C port FPGA, online more, but found that many problems This is a code on the Internet on the basis of the revised test feasible.
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-15
    • 文件大小:604byte
    • 提供者:贾明
  1. ktf

    0下载:
  2. 这是一个用VHDL编写的占空比可调的程序,对一个刚刚入门的FPGA的学员来说可以起到一个引导作用,简单但能学到很多东西-This is a VHDL prepared with adjustable duty cycle of the process, just getting started on a FPGA for the students can play a guiding role, a simple but can learn a lot
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:604byte
    • 提供者:wangkai
  1. uart_test

    0下载:
  2. Test For The Universal Asynchronos Received and Transmitter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:604byte
    • 提供者:preseo
  1. MAJ_Function

    0下载:
  2. Para calcular la funcion MAJ del algoritmo SHA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:604byte
    • 提供者:Iab
  1. main

    0下载:
  2. code for calculat speed of a dc motor with an optical encoder compilateur CCS
  3. 所属分类:DSP program

    • 发布日期:2017-04-02
    • 文件大小:604byte
    • 提供者:kada
  1. Control

    0下载:
  2. 维特比译码器控制器部分Verilog代码-The controller part of the Viterbi decoder in Verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:604byte
    • 提供者:王阳
  1. clock_top

    0下载:
  2. 基于cx200a的fpga的数字时钟系统的设计,-Fpga based cx200a of the digital clock system design,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:604byte
    • 提供者:le
  1. combinational_divider

    0下载:
  2. 参数可配置的除法器verilog源代码,验证通过-verilog soure code for divider with configurable parameters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:604byte
    • 提供者:shuanghx
  1. vhdl

    0下载:
  2. VHDL实验 数字密码锁的设计与实现-Design and Implementation of VHDL experimental digital lock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:604byte
    • 提供者:天行者
  1. zero_comparator

    0下载:
  2. zero comparator in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:604byte
    • 提供者:HAIDER ABBAS
  1. led

    0下载:
  2. 用VHDL编程点亮发光二极管,并实现二极管循环点亮的功能 -Light emitting diode, light diode loop using VHDL programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:604byte
    • 提供者:李天奔
  1. lift

    0下载:
  2. 用Verilog语言和实验箱上的按键和灯,实现三层电梯简单的上下楼和开关门。-With buttons and lights Verilog language and experimental box, simple to implement Layer elevator downstairs and switch on the door.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:604byte
    • 提供者:李占阳
« 1 2 ... .17 .18 .19 .20 .21 33422.23 .24 .25 .26 .27 ... 33646 »
搜珍网 www.dssz.com