CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .92 .93 .94 .95 .96 33497.98 .99 .00 .01 .02 ... 33645 »
  1. 7SEGMENT

    0下载:
  2. sevensegment display using 8051 microcontroller
  3. 所属分类:Other Embeded program

  1. MCU

    0下载:
  2. 这是用VHDL语言编写的程序,,这只是个例子供大家参考,希望给大家带来帮助-It is written in VHDL program, this is only an example for your reference, hoping to give us help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:573
    • 提供者:毛升
  1. VHDL_code

    0下载:
  2. 三角波发生器,VHDL代码,要的朋友下载!-Triangular wave generator, VHDL code, to be a friend to download!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:573
    • 提供者:chzhqlove
  1. FSM

    0下载:
  2.  用程序实现状态机功能,有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。一般来说,除了输入部分和输出部分外,有限状态机还含有一组具有“记忆”功能的寄存器,这些寄存器的功能是记忆有限状态机的内部状态,它们常被称为状态寄存器。在有限状态机中,状态寄存器的的下一个状态不仅与输入信号有关,而且还与该寄存器的当前状态有关,因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。其中,寄存器逻辑的功能是存储有限状态机的内部状态;而组合逻辑有可以分为次态逻辑和输出逻辑两部分,次态逻辑的功能
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:573
    • 提供者:李小明
  1. led3

    0下载:
  2. 可以实现LED流水灯循环点亮的小程序,简单明了-LED light water cycle light program, plain and simple
  3. 所属分类:SCM

    • 发布日期:2017-11-22
    • 文件大小:573
    • 提供者:魏光
  1. CRC

    0下载:
  2. 异或校验,用于北斗一代数据计算校验码,已验证-XOR checksum for the data checksum generation Beidou, Verified
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:573
    • 提供者:小周
  1. a

    0下载:
  2. 用verilog实现除法器,调用了ip核,不仅有源代码,还有测试程序的时序编写-verilog ise divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:573
    • 提供者:炎静
  1. led3.c

    0下载:
  2. 流水灯应用程序,便于初学者学习51单片机的使用学习应用。-Water Lamp Control Procedures
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-07
    • 文件大小:573
    • 提供者:荀飞
  1. LS194

    0下载:
  2. VHDL设计的194集成电路,仿真测试正确,可以使用。-194 IC VHDL design, simulation tests correctly, can be used.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:573
    • 提供者:高立新
  1. PWM

    0下载:
  2. 此程序利用FPGA芯片的内部时钟,根据输入信号,产生占空比可调的方波信号。-This program uses the FPGA chip s internal clock, according to the input signal to generate variable duty cycle square wave signal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:573
    • 提供者:lmy
  1. key-measure

    0下载:
  2. 单 片机如何判断按键的长按可是短按功能,简单的办法-key measure
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:573
    • 提供者:邬斌
  1. verilog

    0下载:
  2. 运用Verilog语言,基于FPGA的key button等开关消抖,按键消抖电路设计。-The use of Verilog language, based on the FPGA key button, such as switching jitter, the key to eliminate jitter circuit design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:573
    • 提供者:闫浪涛
« 1 2 ... .92 .93 .94 .95 .96 33497.98 .99 .00 .01 .02 ... 33645 »
搜珍网 www.dssz.com