资源列表
testfreq
- 利用示波器的X和Y通道输出采样波形图形 注：显示两个周期。扫频频率100Hz
GAL
- 一个组合逻辑实例,完成地址选择,读写信号产生等时序
veriloguartrx
- verilogHDL编写的串口检测程序，自己写的，相对其他的代码，本程序比较简短，初学者容易掌握。
JTD
- 在maxplusII平台上开发的一个交通等内核，该文件中有多个版本，为实现交通灯的不同功能，同时后续版本也是对前面版本的修改与优化，基于verilog HDL语言
phasemeasure
- 本代码为一个相位控制器的源程序，可以实现移项，调幅，调频功能，该代码包含两个部分，一部分是由8051内核单片机构成的人机界面控制，令一部分是由fpga构成的相位数据处理，双方通过8位数据口线进行通信，通信协议为我自己所编写不具有通用性，该代码实现了8051与fpga的简单通信与协作，同时发挥了不同平台各自的优势，8051控制，fpga做算法
sheji
- verilog设计练习进阶 对初学者来说 是对所学知识不错的检验 让你在思考问题的同时所获更多
VerilogHDL
- 王金明：《Verilog HDL 程序设计教程》程序 把程序部分单独列出来 让你跳过大段文字直接接触源程序
trrafficlight
- （1）当乡村公路无车时，始终保持乡村公路红灯亮，主干道绿灯亮。 （2）当乡村公路有车时，而主干道通车时间已经超过它的最短通车时间时，禁止主干道通行，让乡村公路通行。主干道最短通车时间为25s 。 （3）当乡村公路和主干道都有车时，按主干道通车25s，乡村公路通车16s交替进行。（4）不论主干道情况如何，乡村公路通车最长时间为16s。 （5）在每次由绿灯亮变成红灯亮的转换过程中间，要亮5s时间的黄灯作为过渡。 （6）用开关代替传感器作为检测车辆是否到来的信号。用红、绿、黄三种颜色的
verilog
- 卡内基梅陇大学verilog课程讲义.pdf,是verilog 学习者非常实用的优秀资源
threediv_clk
- 奇数分频和倍频，只需修改参数就可以实现较难得基数分频和倍频
Verilog_study_summary
- 关于学习verilog hdl的心得，低手，高手都值得一看
dct
- 离散余弦变换的verilog源代码，经过验证可实现