资源列表
51core-Verilog
- 8051core-Verilog编写,可修改
int_to_vector_suo
- 整型到字符型的转换,将输入的整数转换成二进制数
ASK
- 出租车自动计价器设计,用于学习VHDL编程实现,FPGA的基本设计方案
automachine
- 主要是对自动设备进行开发设计,采用VHDL编程语言实现其基本功能
fpga
- fpga功能实现有限字长响应FIR 用verilog编写
Verilog-PPT
- 这是北大的Verilog讲义,PPT,初学者,可以看看.
3-1
- 自动卖报机,5分一份,有1,2,5分类型的硬币。verilog状态机
speedmess
- 此工程项目包可以实现基于spartan3与CAN总线连接后的的汽车时速的模拟仿真。并可计算轮速差的数值。当此数值超出规定的边界值时报警。
stopwatch
- 本人写的一个秒表,做过的一个EDA 的实验,共享了
Lcddisplay
- Xilinx sparten3E Lcd显示程序
PS2
- Xilinx sparten3E 键盘和开发板的通信和LCD的字符显示
RS232
- xilinx Sparten3E 串行通信及lcd字符显示