CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .70 .71 .72 .73 .74 175.76 .77 .78 .79 .80 ... 4323 »
  1. 51core-Verilog

    0下载:
  2. 8051core-Verilog编写,可修改
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:50.7kb
    • 提供者:will
  1. int_to_vector_suo

    0下载:
  2. 整型到字符型的转换,将输入的整数转换成二进制数
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:264.56kb
    • 提供者:海燕
  1. ASK

    0下载:
  2. 出租车自动计价器设计,用于学习VHDL编程实现,FPGA的基本设计方案
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:118.04kb
    • 提供者:严肃特
  1. automachine

    0下载:
  2. 主要是对自动设备进行开发设计,采用VHDL编程语言实现其基本功能
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:65.66kb
    • 提供者:严肃特
  1. fpga

    0下载:
  2. fpga功能实现有限字长响应FIR 用verilog编写
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:135.66kb
    • 提供者:吴务
  1. Verilog-PPT

    0下载:
  2. 这是北大的Verilog讲义,PPT,初学者,可以看看.
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:257.28kb
    • 提供者:大金湖
  1. 3-1

    0下载:
  2. 自动卖报机,5分一份,有1,2,5分类型的硬币。verilog状态机
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:568byte
    • 提供者:冯杰
  1. speedmess

    1下载:
  2. 此工程项目包可以实现基于spartan3与CAN总线连接后的的汽车时速的模拟仿真。并可计算轮速差的数值。当此数值超出规定的边界值时报警。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.3mb
    • 提供者:张宇
  1. stopwatch

    0下载:
  2. 本人写的一个秒表,做过的一个EDA 的实验,共享了
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:3.02kb
    • 提供者:ecomputer
  1. Lcddisplay

    0下载:
  2. Xilinx sparten3E Lcd显示程序
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:1.22kb
    • 提供者:ronghy
  1. PS2

    0下载:
  2. Xilinx sparten3E 键盘和开发板的通信和LCD的字符显示
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:1.59kb
    • 提供者:ronghy
  1. RS232

    0下载:
  2. xilinx Sparten3E 串行通信及lcd字符显示
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:1.69kb
    • 提供者:ronghy
« 1 2 ... .70 .71 .72 .73 .74 175.76 .77 .78 .79 .80 ... 4323 »
搜珍网 www.dssz.com