资源列表
PALIC_8255
- 8255并行接口芯片得VHDL描述，可综合
Pall_FIR
- FIR低通滤波器得设计，采用并行算法设计
vhdl
- 伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。
ise_book
- xilinx ISE 实例代码。可用ISE直接打开
verilogvideocollection
- verilog的视频采集程序，verilog的视频采集程序
frequency-phase_test_vhdl
- 相位差测试，频率测试、频率计数器、闸门控制器、显示译码控制的vhdl程序
LCDTest
- 用VHDL控制LCD1602的源程序，在实际电路中测试通过。
phone_count
- 电话计费器的verilog实现。基于fpga的电话计费器实现。完成拨打电话自动计费的功能
1
- FPGA同步设计技术,相当不错,通俗易懂
alu
- 16位RISC CPU的ALU，使用VHDL编写
jiaotongdeng
- 交通灯VHDL设计，所有程序和顶层逻辑图都有，编译已通过，管脚分配可按实际分配
VHDLex
- 这些是VHDL的一些实用例子，希望合适大家使用