资源列表
clock
- vhdl写的电子钟例程，包括多个文件，者的参考。内容简练。作为教学用的。
5bit-adder-subtracter
- 5 bits 的加法器與減法器合併電路之原始程式製作
source
- 王金明编写的《Verilog HDL程序设计教程》书中的例子原码，适合于初学者。
mancheester_v
- 用Verilog HDL实现的曼彻斯特编码器和解码器。
VerilogHDLsyjc
- 一本不错的verilog hdl硬件语言实用教程，全中文版
200711269293816
- verilog源代码 王金明教程用的配套代码和一些可综合代码
xulieji
- 在FPGA上实现序列机 用的是Altera公司的DE1板子
pci_core
- pci CORES 从外国网站上弄下来的，大家可以看看啊
xchengxu
- 数字密码引爆器顶层设计，VHDL结构描述程序
CPU
- 用VHDL编的简易CPU，可完成加减乘法移位等功能
CICFPGA
- 本文总结了CIC 滤波器理论要点，介绍了采用FPGA设计CIC 滤波器的基本方法，使滤波器的参数可以按实际需要任意更改，给出了仿真结，验证了设计的可靠性和可行性。采用该方法设计的CIC 滤波器已用于DDC芯片，也适合下一代高频雷达系统的要求。
DecimationFilterDesignforDDCandImplementingItwithF
- 本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB 滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性