资源列表
CNN-FPGA-master
- 用FPGA实现CNN算法，实现CNN加速(Realization of CNN Algorithms with FPGA)
apb_uart
- 这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)
to cameralink
- xilinx spartan6系列FPGA，cameralink实现模块(xilinx spartan6 serial FPGA,cameralink module)
gmsk
- 利用fpga实现gmsk的调制并仿真，全部代码(Fpga implements gmsk)
vivado 从此开始配套资料
- vivado入门使用介绍，初学者入门学习(vivado Instructional pdf)
Weighted-Round-Robin-Arbiter-master
- 带权重的优先级轮转算法的verilog实现(Verilog implementation of priority rotation algorithm with weight)
基于xilinx ip 核的千兆以太网代码
- 基于xilinx ip 核的千兆以太网代码，利用tri_mode_ethernet_mac实现了千兆以太网的数据收发
sram ip verilog
- tsmc 0.18um ip model
AD9361
- AD9361资料文档及其寄存器配置参数文档(Ad9361 data and configuration parameter document)
PID
- 利用Verilog语言实现PID增量式控制，输出占空比(Using Verilog language to realize PID incremental control and output duty cycle)
0-999随机数
- 1. 设计并实现一个随机数生成电路，每2秒随机生 成一个0~999之间的数字，并在数码管上显示 生成的随机数。 2. 为系统设置一个复位键，复位后数码管显示 “000”，2秒后再开始每2秒生成并显示随机 数，要求使用按键复位。(1. Design and implement a random number generating circuit, which generates randomly every 2 seconds Form a number between 0 and 999 an
FPGA系统设计与验证实战指南_V1.2
- FPGA系统设计与验证实战，内含各种常见的FPGA程序设计，AD，RS485，以太网等。(130 sets of resume template FPGA system design and verification, including a variety of common FPGA programming, ad, RS485, Ethernet, etc.)