CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 51 52 53 54 55 5657 58 59 60 61 ... 4323 »
  1. lru_new

    0下载:
  2. 采用LRU替换算法。这种算法选择最久没有被访问的块作为被替换的块。 为了实现LRU算法,要在块表中为每一块设置一个计数器(cnt0,cnt1,cnt2,cnt3,)。计数器的长度为2位。-using LRU replacement algorithm. This algorithm to choose the most long visit is not being replaced as a block by block. To achieve LRU algorithm, in bloc
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.51kb
    • 提供者:wangjiao
  1. I2C_1.1

    0下载:
  2. Simple I2C controller -- 1) No multimaster -- 2) No slave mode -- 3) No fifo s -- -- notes: -- Every command is acknowledged. Do not set a new command before previous is acknowledged. -- Dout is available 1 clock cycle later as cmd_a
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.33kb
    • 提供者:郑开科
  1. tst_ds1621

    0下载:
  2. -- State machine for reading data from Dallas 1621 -- -- Testsystem for i2c controller--- State machine for reading data from Dall as 1621 -- -- Testsystem for i2c controller
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.87kb
    • 提供者:郑开科
  1. wishbone_i2c_master

    0下载:
  2. -- WISHBONE revB2 compiant I2C master core -- -- author: Richard Herveille -- rev. 0.1 based on simple_i2c -- rev. 0.2 april 27th 2001, fixed incomplete sensitivity list on assign_dato process (thanks to Matt Oseman) -- rev. 0.3 may 4th 200
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.34kb
    • 提供者:郑开科
  1. add_sub_lab2

    0下载:
  2. 实验课的作业,包括半加器、全加器、加/减法器,使用逻辑图和VHDl描述,包括分析和报告。-experiment include the operation of a half adder, full adder, plus / subtraction device, and the use of logic diagram VHDl descr iption, including analysis and reporting.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:59.31kb
    • 提供者:徐轶尊
  1. 110detector_lab

    0下载:
  2. 一个简单的探测110三位的探测器,用逻辑图和vhdl描述,包括实验报告和测试图。-a simple survey of 110 three detectors, and a logical map vhdl descr iption, including reports and experimental test plan.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:140.51kb
    • 提供者:徐轶尊
  1. 2460100Time

    0下载:
  2. 24,60,100进制的计数器,还有数字时钟,欢迎下载哦~-24,60,100 229 of the counter, digital clock also welcome to download oh ~
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.07kb
    • 提供者:张春
  1. addersubtractor

    0下载:
  2. 这是个vhdl编写的16bit的加减法器-This is vhdl prepared by the modified instruments used in the 16bit
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.47kb
    • 提供者:马永涛
  1. cpld1380

    0下载:
  2. 一个很好的VHDL实现的功能模块程序,希望你可以用的上!-a good VHDL functional module procedures in the hope that you can use!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:890byte
    • 提供者:王涛
  1. KEY12

    0下载:
  2. 13键键盘的VHDL顶层文件,我是初学着,希望对初学者有用-13 key keyboard VHDL top-level document, I was a novice with the hope that useful for beginners
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.19kb
    • 提供者:相耀
  1. DEBOUNCE

    0下载:
  2. 一个小程序,弹跳消除电路,可消除按健的毛刺干扰-a small procedure, bouncing elimination circuit, according to remove the burr-interference
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:890byte
    • 提供者:相耀
  1. USB245I

    0下载:
  2. USB245I的基于FPGA的VHDL语言的驱动程序,应该有用-USB245I based FPGA VHDL of the driver, should useful
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:994byte
    • 提供者:相耀
« 1 2 ... 51 52 53 54 55 5657 58 59 60 61 ... 4323 »
搜珍网 www.dssz.com