资源列表
PCIe-Transceiver
- altera 关于PCIe的应用文档，并给出了实验例程，有很好的参考价值-altera PCIe Ttransfer code。
udp_send1
- 基于FPGA的UDP硬件协议栈， 全部用SystemVerilog写的，不需CPU参与，包括独立的MAC模块。 支持外部phy的配置，支持GMII和RGMII模式。 以下是接口 input clk50, input rst_n, /////////////////////// //interface to user module input [7:0] wr_data, input wr_clk, input wr_en, output
OFDM-Verilog
- 基于FPGA的OFDM的实现，Verilog语言。-OFDM based on FPGA,by Verilog
I2C_MUX
- I2C multiplexer.This module implements the logic for Multiplexing SDA and SCL lines of MCU to connect it to one of the SFP Ports-I2C multiplexer.This module implements the logic for Multiplexing SDA and SCL lines of MCU to connect it to one of
IIR_filter
- FPGA实现IIR滤波器功能，采用Verilog程序编写方式来实现！-IIR filter
fasong_and_jieshou
- FPGA实现发送接收全过程，包括QPSK调制、载波同步-FPGA to achieve the whole process of transmission and reception, including QPSK modulation, carrier synchronization
EDA-FPGA-traffic
- 该设计严格按照现实中的交通灯设计，利用vhdl硬件描述语言实现，设计一个交通信号灯控制器，由一条主干道和一条支干道汇合成十字路口，在每个入口处设置红、绿、黄三色信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外。 2、 红、绿、黄发光二极管作信号灯，。 3、 主干道处于常允许通行的状态，支干道有车来时才允许通行。主干道亮绿灯时，支干道亮红灯；支干道亮绿灯时，主干道亮红灯。 4、 主、支干道均有车时，两者交替允许通行，主干道每次放行45秒，支干道每次放行2
TLC5620
- TLC5620串行DA转换，verilogHDL语言-TLC5620 DA
add1A
- 用于实现锁相光子计数技术的累加器，verilog语言-Accumulator achieve specific cases for accumulator lock detection of photon counting technique
64点FFT
- 基于VHDL实现的基8,64点FFT。代码真实可靠，乃本人亲自编写。有兴趣者可以交流
encoder-and-decoder
- 编码器和译码器，包含一个8线-3线优先编码器和一个3线-8线译码器。-encoder and decoder
verilog-juanjima
- 卷积码是一种重要的前向纠错信道编码方式，其纠错性能常常优于分组码，且(2,1,7)卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog HDL语言设计出(2,1,7)卷积码的编码器模块和基于Viterbi算法的译码器模块，译码器采用全并行结构，译码速度快-Convolutional code is an important forward error correction channel coding method, and