资源列表
tra_control
- 基于Maxplus2的Verilog编程,实现交通灯功能(包含倒计时)
ByteBlasterII
- 详细介绍MODELSIM的使用方法,很好的
kejian2
- 是fpga方面的不错的课件,供大家参考,多提意见
buffer
- 用于Quartus软件开发的程序。主要介绍buffer的编写。
H1wQqGvI
- 详细介绍了ALTERA器件的IP CORE以及如何使用SDR SDRAM CONTROL
JIDAIMA
- 基带码发生器的VHDL源码及仿真程序用于通信系统中基带码的产生
VGAcontrol
- alter控制VGA输出VHDL源代码 使用方法: 1.拷贝到硬盘,用Quartus中新建工程,添加文件即可。
VerilogHDL
- VerilogHDL硬件描述语言(简单的Verilog HDL语法
ug_altmult_add
- ug_altmult_add,programed with qartus
ver-fir-coefficient
- vhdl source,ver-fir-coefficient,simulink of fir with soft ware input
iir
- iir filter creat by altera
ac97_verilog_sourcecode
- AC97芯片的verilog实现,有兴趣可以研究下。verilog是一种硬件开发语言,语法与c类似。与VHDL并列为IC开发两大编程语言