CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 其它 书籍源码
收藏

文件名称:verilog

  • 所属分类：
    source in ebook
  • 标签属性：
    [ASM] [源码]
  • 上传时间：
    2012-11-16
  • 文件大小：
    19.11mb
  • 已下载：
    0次
  • 提 供 者：
    胡***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

大量verilog例程 详细具体 适合于初学者好好学习 -A large number of detailed and specific for verilog routine learn beginner
相关搜索： verilog

(系统自动生成,下载前可以参看下载内容)

下载文件列表

Verilog HDL程序设计/Chapter-1/adder/adder.cr.mti
Verilog HDL程序设计/Chapter-1/adder/adder.mpf
Verilog HDL程序设计/Chapter-1/adder/adder.v
Verilog HDL程序设计/Chapter-1/adder/adder_testbench.do
Verilog HDL程序设计/Chapter-1/adder/adder_testbench.v
Verilog HDL程序设计/Chapter-1/adder/chart/图1-3.bmp
Verilog HDL程序设计/Chapter-1/adder/chart/图1-4.bmp
Verilog HDL程序设计/Chapter-1/adder/chart/图1-5.bmp
Verilog HDL程序设计/Chapter-1/adder/chart/图1-6.bmp
Verilog HDL程序设计/Chapter-1/adder/chart/图1-7.bmp
Verilog HDL程序设计/Chapter-1/adder/chart/图1-8.bmp
Verilog HDL程序设计/Chapter-1/adder/transcript
Verilog HDL程序设计/Chapter-1/adder/vsim.wlf
Verilog HDL程序设计/Chapter-1/adder/work/adder/transcript
Verilog HDL程序设计/Chapter-1/adder/work/adder/verilog.txt.asm
Verilog HDL程序设计/Chapter-1/adder/work/adder/_primary.dat
Verilog HDL程序设计/Chapter-1/adder/work/adder/_primary.vhd
Verilog HDL程序设计/Chapter-1/adder/work/adder_testbench/verilog.asm
Verilog HDL程序设计/Chapter-1/adder/work/adder_testbench/_primary.dat
Verilog HDL程序设计/Chapter-1/adder/work/adder_testbench/_primary.vhd
Verilog HDL程序设计/Chapter-1/adder/work/_info
Verilog HDL程序设计/Chapter-10/10.2/chart/图10-12.bmp
Verilog HDL程序设计/Chapter-10/10.2/chart/图10-7.bmp
Verilog HDL程序设计/Chapter-10/10.2/chart/图10-8.bmp
Verilog HDL程序设计/Chapter-10/10.2/chart/图10-9.bmp
Verilog HDL程序设计/Chapter-10/10.2/csc.cr.mti
Verilog HDL程序设计/Chapter-10/10.2/csc.mpf
Verilog HDL程序设计/Chapter-10/10.2/csc_testbench.v
Verilog HDL程序设计/Chapter-10/10.2/rgb2ycrcb.v
Verilog HDL程序设计/Chapter-10/10.2/transcript
Verilog HDL程序设计/Chapter-10/10.2/vsim.wlf
Verilog HDL程序设计/Chapter-10/10.2/wave/csc_testbench.bmp
Verilog HDL程序设计/Chapter-10/10.2/wave/rgb2ycrcb.bmp
Verilog HDL程序设计/Chapter-10/10.2/work/csc_testbench/verilog.asm
Verilog HDL程序设计/Chapter-10/10.2/work/csc_testbench/_primary.dat
Verilog HDL程序设计/Chapter-10/10.2/work/csc_testbench/_primary.vhd
Verilog HDL程序设计/Chapter-10/10.2/work/rgb2ycrcb/verilog.asm
Verilog HDL程序设计/Chapter-10/10.2/work/rgb2ycrcb/_primary.dat
Verilog HDL程序设计/Chapter-10/10.2/work/rgb2ycrcb/_primary.vhd
Verilog HDL程序设计/Chapter-10/10.2/work/_info
Verilog HDL程序设计/Chapter-10/10.3/chart/图10-18.bmp
Verilog HDL程序设计/Chapter-10/10.3/chart/图10-19.bmp
Verilog HDL程序设计/Chapter-10/10.3/chart/图10-20.bmp
Verilog HDL程序设计/Chapter-10/10.3/chart/图10-22.bmp
Verilog HDL程序设计/Chapter-10/10.3/chart/图10-23.bmp
Verilog HDL程序设计/Chapter-10/10.3/chart/图10-25.bmp
Verilog HDL程序设计/Chapter-10/10.3/chart/图10-28.bmp
Verilog HDL程序设计/Chapter-10/10.3/chart/表10-3.bmp
Verilog HDL程序设计/Chapter-10/10.3/dct.cr.mti
Verilog HDL程序设计/Chapter-10/10.3/dct.mpf
Verilog HDL程序设计/Chapter-10/10.3/dct.v
Verilog HDL程序设计/Chapter-10/10.3/dctu.v
Verilog HDL程序设计/Chapter-10/10.3/dctub.v
Verilog HDL程序设计/Chapter-10/10.3/dct_cos_table.v
Verilog HDL程序设计/Chapter-10/10.3/dct_mac.v
Verilog HDL程序设计/Chapter-10/10.3/dct_syn.v
Verilog HDL程序设计/Chapter-10/10.3/dct_testbench.v
Verilog HDL程序设计/Chapter-10/10.3/fdct.v
Verilog HDL程序设计/Chapter-10/10.3/qnr.cr.mti
Verilog HDL程序设计/Chapter-10/10.3/timescale.v
Verilog HDL程序设计/Chapter-10/10.3/transcript
Verilog HDL程序设计/Chapter-10/10.3/vsim.wlf
Verilog HDL程序设计/Chapter-10/10.3/wave/dct.bmp
Verilog HDL程序设计/Chapter-10/10.3/wave/dctu.bmp
Verilog HDL程序设计/Chapter-10/10.3/wave/dctub.bmp
Verilog HDL程序设计/Chapter-10/10.3/wave/dct_testbench.bmp
Verilog HDL程序设计/Chapter-10/10.3/wave/fdct.bmp
Verilog HDL程序设计/Chapter-10/10.3/wave/zigzag.bmp
Verilog HDL程序设计/Chapter-10/10.3/work/bench_top/verilog.asm
Verilog HDL程序设计/Chapter-10/10.3/work/bench_top/_primary.dat
Verilog HDL程序设计/Chapter-10/10.3/work/bench_top/_primary.vhd
Verilog HDL程序设计/Chapter-10/10.3/work/dct/verilog.asm
Verilog HDL程序设计/Chapter-10/10.3/work/dct/_primary.dat
Verilog HDL程序设计/Chapter-10/10.3/work/dct/_primary.vhd
Verilog HDL程序设计/Chapter-10/10.3/work/dctu/verilog.asm
Verilog HDL程序设计/Chapter-10/10.3/work/dctu/_primary.dat
Verilog HDL程序设计/Chapter-10/10.3/work/dctu/_primary.vhd
Verilog HDL程序设计/Chapter-10/10.3/work/dctub/verilog.asm
Verilog HDL程序设计/Chapter-10/10.3/work/dctub/_primary.dat
Verilog HDL程序设计/Chapter-10/10.3/work/dctub/_primary.vhd
Verilog HDL程序设计/Chapter-10/10.3/work/dct_mac/verilog.asm
Verilog HDL程序设计/Chapter-10/10.3/work/dct_mac/_primary.dat
Verilog HDL程序设计/Chapter-10/10.3/work/dct_mac/_primary.vhd
Verilog HDL程序设计/Chapter-10/10.3/work/dct_syn/verilog.asm
Verilog HDL程序设计/Chapter-10/10.3/work/dct_syn/_primary.dat
Verilog HDL程序设计/Chapter-10/10.3/work/dct_syn/_primary.vhd
Verilog HDL程序设计/Chapter-10/10.3/work/dct_testbench/verilog.asm
Verilog HDL程序设计/Chapter-10/10.3/work/dct_testbench/_primary.dat
Verilog HDL程序设计/Chapter-10/10.3/work/dct_testbench/_primary.vhd
Verilog HDL程序设计/Chapter-10/10.3/work/fdct/verilog.asm
Verilog HDL程序设计/Chapter-10/10.3/work/fdct/_primary.dat
Verilog HDL程序设计/Chapter-10/10.3/work/fdct/_primary.vhd
Verilog HDL程序设计/Chapter-10/10.3/work/zigzag/verilog.asm
Verilog HDL程序设计/Chapter-10/10.3/work/zigzag/_primary.dat
Verilog HDL程序设计/Chapter-10/10.3/work/zigzag/_primary.vhd
Verilog HDL程序设计/Chapter-10/10.3/work/_info
Verilog HDL程序设计/Chapter-10/10.3/zigzag.v
Verilog HDL程序设计/Chapter-10/10.4/bench_div_top.v
Verilog HDL程序设计/Chapter-10/10.4/bench_qnr_top.v
Verilog HDL程序设计/Chapter-10/10.4/chart/图10-32.bmp
Verilog HDL程序设计/Chapter-10/10.4/chart/图10-34.bmp
Ve

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com