文件名称:DDRcontroller
-
所属分类:
- 标签属性:
- 上传时间:2012-11-16
-
文件大小:782.05kb
-
已下载:1次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
对DDR控制器的FPGA实现及其代码和参考注释-verilog source code written to read and write DDR
相关搜索: Verilog DDR
(系统自动生成,下载前可以参看下载内容)
下载文件列表
DDR设计参考说明及代码/doc/ddr_sdram.pdf
DDR设计参考说明及代码/model/mt46v4m16.v
DDR设计参考说明及代码/readme.txt
DDR设计参考说明及代码/route/ddr_sdram.csf
DDR设计参考说明及代码/route/ddr_sdram.esf
DDR设计参考说明及代码/route/ddr_sdram.psf
DDR设计参考说明及代码/route/ddr_sdram.quartus
DDR设计参考说明及代码/route/ddr_sdram.vqm
DDR设计参考说明及代码/route/pll1.v
DDR设计参考说明及代码/simulation/ddr_compile_all.v
DDR设计参考说明及代码/simulation/ddr_sdram_tb.v
DDR设计参考说明及代码/simulation/modelsim.ini
DDR设计参考说明及代码/simulation/readme.txt
DDR设计参考说明及代码/simulation/work/altclklock/verilog.psm
DDR设计参考说明及代码/simulation/work/altclklock/_primary.dat
DDR设计参考说明及代码/simulation/work/altclklock/_primary.vhd
DDR设计参考说明及代码/simulation/work/ddr_command/verilog.psm
DDR设计参考说明及代码/simulation/work/ddr_command/_primary.dat
DDR设计参考说明及代码/simulation/work/ddr_command/_primary.vhd
DDR设计参考说明及代码/simulation/work/ddr_control_interface/verilog.psm
DDR设计参考说明及代码/simulation/work/ddr_control_interface/_primary.dat
DDR设计参考说明及代码/simulation/work/ddr_control_interface/_primary.vhd
DDR设计参考说明及代码/simulation/work/ddr_data_path/verilog.psm
DDR设计参考说明及代码/simulation/work/ddr_data_path/_primary.dat
DDR设计参考说明及代码/simulation/work/ddr_data_path/_primary.vhd
DDR设计参考说明及代码/simulation/work/ddr_sdram/verilog.psm
DDR设计参考说明及代码/simulation/work/ddr_sdram/_primary.dat
DDR设计参考说明及代码/simulation/work/ddr_sdram/_primary.vhd
DDR设计参考说明及代码/simulation/work/ddr_sdram_tb/verilog.psm
DDR设计参考说明及代码/simulation/work/ddr_sdram_tb/_primary.dat
DDR设计参考说明及代码/simulation/work/ddr_sdram_tb/_primary.vhd
DDR设计参考说明及代码/simulation/work/mt46v4m16/verilog.psm
DDR设计参考说明及代码/simulation/work/mt46v4m16/_primary.dat
DDR设计参考说明及代码/simulation/work/mt46v4m16/_primary.vhd
DDR设计参考说明及代码/simulation/work/pll1/verilog.psm
DDR设计参考说明及代码/simulation/work/pll1/_primary.dat
DDR设计参考说明及代码/simulation/work/pll1/_primary.vhd
DDR设计参考说明及代码/simulation/work/_info
DDR设计参考说明及代码/source/altclklock.v
DDR设计参考说明及代码/source/ddr_Command.v
DDR设计参考说明及代码/source/ddr_control_interface.v
DDR设计参考说明及代码/source/ddr_data_path.v
DDR设计参考说明及代码/source/ddr_sdram.v
DDR设计参考说明及代码/source/Params.v
DDR设计参考说明及代码/source/pll1.v
DDR设计参考说明及代码/synthesis/synplicity/ddr_data_path.srm
DDR设计参考说明及代码/synthesis/synplicity/ddr_data_path.srr
DDR设计参考说明及代码/synthesis/synplicity/ddr_data_path.srs
DDR设计参考说明及代码/synthesis/synplicity/ddr_data_path.tlg
DDR设计参考说明及代码/synthesis/synplicity/ddr_data_path.xrf
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.prj
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.sdc
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.srm
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.srr
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.srs
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.tcl
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.tlg
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.vqm
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.xrf
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram_cons.tcl
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram_rm.tcl
DDR设计参考说明及代码/wp_ddr_sdram_upgrade.pdf
DDR设计参考说明及代码/simulation/work/altclklock
DDR设计参考说明及代码/simulation/work/ddr_command
DDR设计参考说明及代码/simulation/work/ddr_control_interface
DDR设计参考说明及代码/simulation/work/ddr_data_path
DDR设计参考说明及代码/simulation/work/ddr_sdram
DDR设计参考说明及代码/simulation/work/ddr_sdram_tb
DDR设计参考说明及代码/simulation/work/mt46v4m16
DDR设计参考说明及代码/simulation/work/pll1
DDR设计参考说明及代码/simulation/work
DDR设计参考说明及代码/synthesis/synplicity
DDR设计参考说明及代码/doc
DDR设计参考说明及代码/model
DDR设计参考说明及代码/route
DDR设计参考说明及代码/simulation
DDR设计参考说明及代码/source
DDR设计参考说明及代码/synthesis
DDR设计参考说明及代码
DDR设计参考说明及代码/model/mt46v4m16.v
DDR设计参考说明及代码/readme.txt
DDR设计参考说明及代码/route/ddr_sdram.csf
DDR设计参考说明及代码/route/ddr_sdram.esf
DDR设计参考说明及代码/route/ddr_sdram.psf
DDR设计参考说明及代码/route/ddr_sdram.quartus
DDR设计参考说明及代码/route/ddr_sdram.vqm
DDR设计参考说明及代码/route/pll1.v
DDR设计参考说明及代码/simulation/ddr_compile_all.v
DDR设计参考说明及代码/simulation/ddr_sdram_tb.v
DDR设计参考说明及代码/simulation/modelsim.ini
DDR设计参考说明及代码/simulation/readme.txt
DDR设计参考说明及代码/simulation/work/altclklock/verilog.psm
DDR设计参考说明及代码/simulation/work/altclklock/_primary.dat
DDR设计参考说明及代码/simulation/work/altclklock/_primary.vhd
DDR设计参考说明及代码/simulation/work/ddr_command/verilog.psm
DDR设计参考说明及代码/simulation/work/ddr_command/_primary.dat
DDR设计参考说明及代码/simulation/work/ddr_command/_primary.vhd
DDR设计参考说明及代码/simulation/work/ddr_control_interface/verilog.psm
DDR设计参考说明及代码/simulation/work/ddr_control_interface/_primary.dat
DDR设计参考说明及代码/simulation/work/ddr_control_interface/_primary.vhd
DDR设计参考说明及代码/simulation/work/ddr_data_path/verilog.psm
DDR设计参考说明及代码/simulation/work/ddr_data_path/_primary.dat
DDR设计参考说明及代码/simulation/work/ddr_data_path/_primary.vhd
DDR设计参考说明及代码/simulation/work/ddr_sdram/verilog.psm
DDR设计参考说明及代码/simulation/work/ddr_sdram/_primary.dat
DDR设计参考说明及代码/simulation/work/ddr_sdram/_primary.vhd
DDR设计参考说明及代码/simulation/work/ddr_sdram_tb/verilog.psm
DDR设计参考说明及代码/simulation/work/ddr_sdram_tb/_primary.dat
DDR设计参考说明及代码/simulation/work/ddr_sdram_tb/_primary.vhd
DDR设计参考说明及代码/simulation/work/mt46v4m16/verilog.psm
DDR设计参考说明及代码/simulation/work/mt46v4m16/_primary.dat
DDR设计参考说明及代码/simulation/work/mt46v4m16/_primary.vhd
DDR设计参考说明及代码/simulation/work/pll1/verilog.psm
DDR设计参考说明及代码/simulation/work/pll1/_primary.dat
DDR设计参考说明及代码/simulation/work/pll1/_primary.vhd
DDR设计参考说明及代码/simulation/work/_info
DDR设计参考说明及代码/source/altclklock.v
DDR设计参考说明及代码/source/ddr_Command.v
DDR设计参考说明及代码/source/ddr_control_interface.v
DDR设计参考说明及代码/source/ddr_data_path.v
DDR设计参考说明及代码/source/ddr_sdram.v
DDR设计参考说明及代码/source/Params.v
DDR设计参考说明及代码/source/pll1.v
DDR设计参考说明及代码/synthesis/synplicity/ddr_data_path.srm
DDR设计参考说明及代码/synthesis/synplicity/ddr_data_path.srr
DDR设计参考说明及代码/synthesis/synplicity/ddr_data_path.srs
DDR设计参考说明及代码/synthesis/synplicity/ddr_data_path.tlg
DDR设计参考说明及代码/synthesis/synplicity/ddr_data_path.xrf
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.prj
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.sdc
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.srm
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.srr
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.srs
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.tcl
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.tlg
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.vqm
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram.xrf
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram_cons.tcl
DDR设计参考说明及代码/synthesis/synplicity/ddr_sdram_rm.tcl
DDR设计参考说明及代码/wp_ddr_sdram_upgrade.pdf
DDR设计参考说明及代码/simulation/work/altclklock
DDR设计参考说明及代码/simulation/work/ddr_command
DDR设计参考说明及代码/simulation/work/ddr_control_interface
DDR设计参考说明及代码/simulation/work/ddr_data_path
DDR设计参考说明及代码/simulation/work/ddr_sdram
DDR设计参考说明及代码/simulation/work/ddr_sdram_tb
DDR设计参考说明及代码/simulation/work/mt46v4m16
DDR设计参考说明及代码/simulation/work/pll1
DDR设计参考说明及代码/simulation/work
DDR设计参考说明及代码/synthesis/synplicity
DDR设计参考说明及代码/doc
DDR设计参考说明及代码/model
DDR设计参考说明及代码/route
DDR设计参考说明及代码/simulation
DDR设计参考说明及代码/source
DDR设计参考说明及代码/synthesis
DDR设计参考说明及代码
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.