CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 行业应用软件

文件名称:edashiyanbaogao_fzu

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2012-11-16
  • 文件大小:
    846.29kb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容来自于网络,使用问题请自行百度

福州大学07级eda实验报告。。。一共八九份

包含实验指导书

实验一 利用原理图输入法设计4位全加器

一、实验目的:

掌握利用原理图输入法设计简单组合电路的方法,掌握MAX+plusII的层次化设计方法。通过一个4位全加器的设计,熟悉用EDA软件进行电路设计的详细流程。

-07 eda, Fuzhou University lab reports. . . A total of 89 experimental instructions were included experiments using schematic entry method for a 4-bit full adder design one experiment: master the use of schematic design of a simple combination of input circuit means, to grasp MAX+ plusII the hierarchical design method. By a 4-bit full adder design, familiar with the circuit design using EDA software, a detailed process.
相关搜索: edashiyanbaogao_fzu

(系统自动生成,下载前可以参看下载内容)

下载文件列表

edashiyanbaogao_fzu/EDA技术实验指导书new.doc
edashiyanbaogao_fzu/EDA新实验箱模式图和引脚.doc
edashiyanbaogao_fzu/实验七 4位十进制频率计的设计.doc
edashiyanbaogao_fzu/实验三 简单时序电路的设计.doc
edashiyanbaogao_fzu/实验二 简单组合电路的设计.doc
edashiyanbaogao_fzu/实验五 七段数码显示译码器设计.doc
edashiyanbaogao_fzu/实验八 交通灯控制电路的设计.doc
edashiyanbaogao_fzu/实验六 数控分频器的设计.doc
edashiyanbaogao_fzu/实验四 设计一个异步清零和同步时钟使能的4位加法计数器.doc
edashiyanbaogao_fzu

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com

浏览历史记录

关闭