文件名称:verilog
-
所属分类:
- 标签属性:
- 上传时间:2012-11-16
-
文件大小:26.54mb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
第1章 EDA设计与Verilog HDL语言概述
第2章 Verilog HDL基础与开发平台操作指南
第3章 Verilog HDL程序结构
第4章 VERILOG HDL语言基本要素
第5章 面向综合的行为描述语句
第6章 面向验证和仿真的行为描述语句
第7章 系统任务和编译预处理语句
第8章 VERILOG HDL可综合设计的难点解析
第9章 高级逻辑设计思想与代码风格
第10章 可综合状态机开发实例
第11章 常用逻辑的VERILOG HDL实现
第12章 XILINX硬核模块的VERILOG HDL调用
第13章 串口接口的VERILOG HDL设计-Chapter 1 of the EDA Design and Verilog HDL language outlined in Chapter 2 based on Verilog HDL and development platform Operations Guide Chapter 3 Verilog HDL program structure VERILOG HDL languages Chapter 4 Chapter 5 of the basic elements for a comprehensive statement in Chapter 6 describe the behavior of surface and simulation to verify the behavior of the system described in Chapter 7 mission statements and prepared statements compiled in Chapter 8 VERILOG HDL design can be integrated Difficulties in Chapter 9, advanced logic design and coding style Chapter 10 to develop an integrated state machine instance 11 Common logic VERILOG HDL Chapter Chapter 12 XILINX to achieve hard-core module VERILOG HDL called Chapter 13 Serial Interface VERILOG HDL design
第2章 Verilog HDL基础与开发平台操作指南
第3章 Verilog HDL程序结构
第4章 VERILOG HDL语言基本要素
第5章 面向综合的行为描述语句
第6章 面向验证和仿真的行为描述语句
第7章 系统任务和编译预处理语句
第8章 VERILOG HDL可综合设计的难点解析
第9章 高级逻辑设计思想与代码风格
第10章 可综合状态机开发实例
第11章 常用逻辑的VERILOG HDL实现
第12章 XILINX硬核模块的VERILOG HDL调用
第13章 串口接口的VERILOG HDL设计-Chapter 1 of the EDA Design and Verilog HDL language outlined in Chapter 2 based on Verilog HDL and development platform Operations Guide Chapter 3 Verilog HDL program structure VERILOG HDL languages Chapter 4 Chapter 5 of the basic elements for a comprehensive statement in Chapter 6 describe the behavior of surface and simulation to verify the behavior of the system described in Chapter 7 mission statements and prepared statements compiled in Chapter 8 VERILOG HDL design can be integrated Difficulties in Chapter 9, advanced logic design and coding style Chapter 10 to develop an integrated state machine instance 11 Common logic VERILOG HDL Chapter Chapter 12 XILINX to achieve hard-core module VERILOG HDL called Chapter 13 Serial Interface VERILOG HDL design
相关搜索: xilinx
Verilog HDL
(系统自动生成,下载前可以参看下载内容)
下载文件列表
verilog/verilog-ch10.ppt
verilog/verilog-ch11.ppt
verilog/verilog-ch12.ppt
verilog/verilog-ch13.ppt
verilog/verilog-ch1.ppt
verilog/verilog-ch2.ppt
verilog/verilog-ch3.ppt
verilog/verilog-ch4.ppt
verilog/verilog-ch5.ppt
verilog/verilog-ch6.ppt
verilog/verilog-ch7.ppt
verilog/verilog-ch8.ppt
verilog/verilog-ch9.ppt
verilog/目录.txt
verilog
verilog/verilog-ch11.ppt
verilog/verilog-ch12.ppt
verilog/verilog-ch13.ppt
verilog/verilog-ch1.ppt
verilog/verilog-ch2.ppt
verilog/verilog-ch3.ppt
verilog/verilog-ch4.ppt
verilog/verilog-ch5.ppt
verilog/verilog-ch6.ppt
verilog/verilog-ch7.ppt
verilog/verilog-ch8.ppt
verilog/verilog-ch9.ppt
verilog/目录.txt
verilog
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.