文件名称:wb_conmax_latest.tar
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：639.02kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
WISHBONE总线的接口实现，采用Verilog完成。能同时连接8个主设备和16个从设备。-WISHBONE bus interface, the use of Verilog to complete. Can simultaneously connect up to 8 masters and 16 slaves.
相关搜索： wishbone
wishbone 仲裁
(系统自动生成,下载前可以参看下载内容)
下载文件列表
wb_conmax/
wb_conmax/branches/
wb_conmax/tags/
wb_conmax/tags/start/
wb_conmax/tags/start/x
wb_conmax/tags/start/slv2.pl
wb_conmax/tags/start/mast1.pl
wb_conmax/tags/start/bench/
wb_conmax/tags/start/bench/verilog/
wb_conmax/tags/start/bench/verilog/wb_slv_model.v
wb_conmax/tags/start/bench/verilog/wb_model_defines.v
wb_conmax/tags/start/bench/verilog/test_bench_top.v
wb_conmax/tags/start/bench/verilog/tests.v
wb_conmax/tags/start/bench/verilog/wb_mast_model.v
wb_conmax/tags/start/slv3.pl
wb_conmax/tags/start/sim/
wb_conmax/tags/start/sim/rtl_sim/
wb_conmax/tags/start/sim/rtl_sim/bin/
wb_conmax/tags/start/sim/rtl_sim/bin/Makefile
wb_conmax/tags/start/sim/rtl_sim/run/
wb_conmax/tags/start/sim/rtl_sim/run/.nclog
wb_conmax/tags/start/sim/rtl_sim/run/ncwork/
wb_conmax/tags/start/sim/rtl_sim/run/ncwork/.cdsvmod
wb_conmax/tags/start/sim/rtl_sim/run/ncwork/hdl.var
wb_conmax/tags/start/sim/rtl_sim/run/ncwork/cds.lib
wb_conmax/tags/start/sim/rtl_sim/run/ncwork/.inca.db.134.linux
wb_conmax/tags/start/sim/rtl_sim/run/ncwork/inca.linux.134.pak
wb_conmax/tags/start/sim/rtl_sim/run/waves/
wb_conmax/tags/start/sim/rtl_sim/run/waves/waves.do
wb_conmax/tags/start/syn/
wb_conmax/tags/start/syn/bin/
wb_conmax/tags/start/syn/bin/comp.dc
wb_conmax/tags/start/syn/bin/.read.dc.swp
wb_conmax/tags/start/syn/bin/design_spec.dc
wb_conmax/tags/start/syn/bin/read.dc
wb_conmax/tags/start/syn/bin/lib_spec.dc
wb_conmax/tags/start/rtl/
wb_conmax/tags/start/rtl/verilog/
wb_conmax/tags/start/rtl/verilog/wb_conmax_msel.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_pri_enc.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_rf.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_arb.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_pri_dec.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_top.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_slave_if.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_master_if.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_defines.v
wb_conmax/tags/start/vim_session.vim
wb_conmax/tags/start/slv1.pl
wb_conmax/tags/start/doc/
wb_conmax/tags/start/doc/README.txt
wb_conmax/tags/start/doc/conmax.pdf
wb_conmax/tags/start/doc/STATUS.txt
wb_conmax/tags/start/txt.pl
wb_conmax/web_uploads/
wb_conmax/web_uploads/index.shtml
wb_conmax/web_uploads/conmax.jpg
wb_conmax/trunk/
wb_conmax/trunk/bench/
wb_conmax/trunk/bench/verilog/
wb_conmax/trunk/bench/verilog/wb_slv_model.v
wb_conmax/trunk/bench/verilog/wb_model_defines.v
wb_conmax/trunk/bench/verilog/test_bench_top.v
wb_conmax/trunk/bench/verilog/tests.v
wb_conmax/trunk/bench/verilog/wb_mast_model.v
wb_conmax/trunk/sim/
wb_conmax/trunk/sim/rtl_sim/
wb_conmax/trunk/sim/rtl_sim/bin/
wb_conmax/trunk/sim/rtl_sim/bin/Makefile
wb_conmax/trunk/sim/rtl_sim/run/
wb_conmax/trunk/sim/rtl_sim/run/waves/
wb_conmax/trunk/sim/rtl_sim/run/waves/waves.do
wb_conmax/trunk/syn/
wb_conmax/trunk/syn/bin/
wb_conmax/trunk/syn/bin/comp.dc
wb_conmax/trunk/syn/bin/.read.dc.swp
wb_conmax/trunk/syn/bin/design_spec.dc
wb_conmax/trunk/syn/bin/read.dc
wb_conmax/trunk/syn/bin/lib_spec.dc
wb_conmax/trunk/rtl/
wb_conmax/trunk/rtl/verilog/
wb_conmax/trunk/rtl/verilog/wb_conmax_msel.v
wb_conmax/trunk/rtl/verilog/wb_conmax_pri_enc.v
wb_conmax/trunk/rtl/verilog/wb_conmax_rf.v
wb_conmax/trunk/rtl/verilog/wb_conmax_arb.v
wb_conmax/trunk/rtl/verilog/wb_conmax_pri_dec.v
wb_conmax/trunk/rtl/verilog/wb_conmax_top.v
wb_conmax/trunk/rtl/verilog/wb_conmax_slave_if.v
wb_conmax/trunk/rtl/verilog/wb_conmax_master_if.v
wb_conmax/trunk/rtl/verilog/wb_conmax_defines.v
wb_conmax/trunk/doc/
wb_conmax/trunk/doc/README.txt
wb_conmax/trunk/doc/conmax.pdf
wb_conmax/trunk/doc/STATUS.txt
wb_conmax/branches/
wb_conmax/tags/
wb_conmax/tags/start/
wb_conmax/tags/start/x
wb_conmax/tags/start/slv2.pl
wb_conmax/tags/start/mast1.pl
wb_conmax/tags/start/bench/
wb_conmax/tags/start/bench/verilog/
wb_conmax/tags/start/bench/verilog/wb_slv_model.v
wb_conmax/tags/start/bench/verilog/wb_model_defines.v
wb_conmax/tags/start/bench/verilog/test_bench_top.v
wb_conmax/tags/start/bench/verilog/tests.v
wb_conmax/tags/start/bench/verilog/wb_mast_model.v
wb_conmax/tags/start/slv3.pl
wb_conmax/tags/start/sim/
wb_conmax/tags/start/sim/rtl_sim/
wb_conmax/tags/start/sim/rtl_sim/bin/
wb_conmax/tags/start/sim/rtl_sim/bin/Makefile
wb_conmax/tags/start/sim/rtl_sim/run/
wb_conmax/tags/start/sim/rtl_sim/run/.nclog
wb_conmax/tags/start/sim/rtl_sim/run/ncwork/
wb_conmax/tags/start/sim/rtl_sim/run/ncwork/.cdsvmod
wb_conmax/tags/start/sim/rtl_sim/run/ncwork/hdl.var
wb_conmax/tags/start/sim/rtl_sim/run/ncwork/cds.lib
wb_conmax/tags/start/sim/rtl_sim/run/ncwork/.inca.db.134.linux
wb_conmax/tags/start/sim/rtl_sim/run/ncwork/inca.linux.134.pak
wb_conmax/tags/start/sim/rtl_sim/run/waves/
wb_conmax/tags/start/sim/rtl_sim/run/waves/waves.do
wb_conmax/tags/start/syn/
wb_conmax/tags/start/syn/bin/
wb_conmax/tags/start/syn/bin/comp.dc
wb_conmax/tags/start/syn/bin/.read.dc.swp
wb_conmax/tags/start/syn/bin/design_spec.dc
wb_conmax/tags/start/syn/bin/read.dc
wb_conmax/tags/start/syn/bin/lib_spec.dc
wb_conmax/tags/start/rtl/
wb_conmax/tags/start/rtl/verilog/
wb_conmax/tags/start/rtl/verilog/wb_conmax_msel.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_pri_enc.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_rf.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_arb.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_pri_dec.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_top.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_slave_if.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_master_if.v
wb_conmax/tags/start/rtl/verilog/wb_conmax_defines.v
wb_conmax/tags/start/vim_session.vim
wb_conmax/tags/start/slv1.pl
wb_conmax/tags/start/doc/
wb_conmax/tags/start/doc/README.txt
wb_conmax/tags/start/doc/conmax.pdf
wb_conmax/tags/start/doc/STATUS.txt
wb_conmax/tags/start/txt.pl
wb_conmax/web_uploads/
wb_conmax/web_uploads/index.shtml
wb_conmax/web_uploads/conmax.jpg
wb_conmax/trunk/
wb_conmax/trunk/bench/
wb_conmax/trunk/bench/verilog/
wb_conmax/trunk/bench/verilog/wb_slv_model.v
wb_conmax/trunk/bench/verilog/wb_model_defines.v
wb_conmax/trunk/bench/verilog/test_bench_top.v
wb_conmax/trunk/bench/verilog/tests.v
wb_conmax/trunk/bench/verilog/wb_mast_model.v
wb_conmax/trunk/sim/
wb_conmax/trunk/sim/rtl_sim/
wb_conmax/trunk/sim/rtl_sim/bin/
wb_conmax/trunk/sim/rtl_sim/bin/Makefile
wb_conmax/trunk/sim/rtl_sim/run/
wb_conmax/trunk/sim/rtl_sim/run/waves/
wb_conmax/trunk/sim/rtl_sim/run/waves/waves.do
wb_conmax/trunk/syn/
wb_conmax/trunk/syn/bin/
wb_conmax/trunk/syn/bin/comp.dc
wb_conmax/trunk/syn/bin/.read.dc.swp
wb_conmax/trunk/syn/bin/design_spec.dc
wb_conmax/trunk/syn/bin/read.dc
wb_conmax/trunk/syn/bin/lib_spec.dc
wb_conmax/trunk/rtl/
wb_conmax/trunk/rtl/verilog/
wb_conmax/trunk/rtl/verilog/wb_conmax_msel.v
wb_conmax/trunk/rtl/verilog/wb_conmax_pri_enc.v
wb_conmax/trunk/rtl/verilog/wb_conmax_rf.v
wb_conmax/trunk/rtl/verilog/wb_conmax_arb.v
wb_conmax/trunk/rtl/verilog/wb_conmax_pri_dec.v
wb_conmax/trunk/rtl/verilog/wb_conmax_top.v
wb_conmax/trunk/rtl/verilog/wb_conmax_slave_if.v
wb_conmax/trunk/rtl/verilog/wb_conmax_master_if.v
wb_conmax/trunk/rtl/verilog/wb_conmax_defines.v
wb_conmax/trunk/doc/
wb_conmax/trunk/doc/README.txt
wb_conmax/trunk/doc/conmax.pdf
wb_conmax/trunk/doc/STATUS.txt
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.