CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程

文件名称:fir_compiler

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2012-11-16
  • 文件大小:
    2.04mb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容来自于网络,使用问题请自行百度

FIR编译器。自动生成具有用户自定参数的FIR滤波器。

在 matlab里面设计滤波器,matlab里面设计输入字长。生成的rtl代码是该文件的头部有位宽宏定义,可以自行查阅。

-FIR Compiler. Automatically generate a user-defined parameters of FIR filters. Design a filter inside the matlab, matlab which design input word length. Rtl code is generated by the head of the document there was a generous definition, self-inspection.
(系统自动生成,下载前可以参看下载内容)

下载文件列表

fir_compiler/doc/fir电路设计报告v01.doc
fir_compiler/doc/~$r电路设计报告v01.doc
fir_compiler/doc/~WRL0003.tmp
fir_compiler/doc/~WRL0005.tmp
fir_compiler/doc/~WRL0730.tmp
fir_compiler/doc/~WRL3694.tmp
fir_compiler/doc/~WRL3859.tmp
fir_compiler/hdl/sim/fir_tb.cr.mti
fir_compiler/hdl/sim/fir_tb.mpf
fir_compiler/hdl/sim/in.dat
fir_compiler/hdl/sim/modelsim.tcl
fir_compiler/hdl/sim/out_cmp.dat
fir_compiler/hdl/sim/RTLOutDump.m
fir_compiler/hdl/sim/stim_def.v
fir_compiler/hdl/sim/timescale.v
fir_compiler/hdl/sim/vsim.wlf
fir_compiler/hdl/sim/work/compare/verilog.asm
fir_compiler/hdl/sim/work/compare/_primary.dat
fir_compiler/hdl/sim/work/compare/_primary.vhd
fir_compiler/hdl/sim/work/compare@out/verilog.asm
fir_compiler/hdl/sim/work/compare@out/_primary.dat
fir_compiler/hdl/sim/work/compare@out/_primary.vhd
fir_compiler/hdl/sim/work/crom/verilog.asm
fir_compiler/hdl/sim/work/crom/_primary.dat
fir_compiler/hdl/sim/work/crom/_primary.vhd
fir_compiler/hdl/sim/work/dpram/verilog.asm
fir_compiler/hdl/sim/work/dpram/_primary.dat
fir_compiler/hdl/sim/work/dpram/_primary.vhd
fir_compiler/hdl/sim/work/fir/verilog.asm
fir_compiler/hdl/sim/work/fir/_primary.dat
fir_compiler/hdl/sim/work/fir/_primary.vhd
fir_compiler/hdl/sim/work/harness_filter/verilog.asm
fir_compiler/hdl/sim/work/harness_filter/_primary.dat
fir_compiler/hdl/sim/work/harness_filter/_primary.vhd
fir_compiler/hdl/sim/work/loop_ctr/verilog.asm
fir_compiler/hdl/sim/work/loop_ctr/_primary.dat
fir_compiler/hdl/sim/work/loop_ctr/_primary.vhd
fir_compiler/hdl/sim/work/pe/verilog.asm
fir_compiler/hdl/sim/work/pe/_primary.dat
fir_compiler/hdl/sim/work/pe/_primary.vhd
fir_compiler/hdl/sim/work/stim/verilog.asm
fir_compiler/hdl/sim/work/stim/_primary.dat
fir_compiler/hdl/sim/work/stim/_primary.vhd
fir_compiler/hdl/sim/work/testcase1/verilog.asm
fir_compiler/hdl/sim/work/testcase1/_primary.dat
fir_compiler/hdl/sim/work/testcase1/_primary.vhd
fir_compiler/hdl/sim/work/_info
fir_compiler/hdl/src/crom.v
fir_compiler/hdl/src/fir.v
fir_compiler/hdl/src/fir_PK.v
fir_compiler/hdl/src/fir_tb.v
fir_compiler/hdl/src/pe.v
fir_compiler/hdl/syn/db/altsyncram_jhi1.tdf
fir_compiler/hdl/syn/db/fir.(0).cnf.cdb
fir_compiler/hdl/syn/db/fir.(0).cnf.hdb
fir_compiler/hdl/syn/db/fir.(1).cnf.cdb
fir_compiler/hdl/syn/db/fir.(1).cnf.hdb
fir_compiler/hdl/syn/db/fir.(2).cnf.cdb
fir_compiler/hdl/syn/db/fir.(2).cnf.hdb
fir_compiler/hdl/syn/db/fir.(3).cnf.cdb
fir_compiler/hdl/syn/db/fir.(3).cnf.hdb
fir_compiler/hdl/syn/db/fir.(4).cnf.cdb
fir_compiler/hdl/syn/db/fir.(4).cnf.hdb
fir_compiler/hdl/syn/db/fir.(5).cnf.cdb
fir_compiler/hdl/syn/db/fir.(5).cnf.hdb
fir_compiler/hdl/syn/db/fir.(6).cnf.cdb
fir_compiler/hdl/syn/db/fir.(6).cnf.hdb
fir_compiler/hdl/syn/db/fir.(7).cnf.cdb
fir_compiler/hdl/syn/db/fir.(7).cnf.hdb
fir_compiler/hdl/syn/db/fir.(8).cnf.cdb
fir_compiler/hdl/syn/db/fir.(8).cnf.hdb
fir_compiler/hdl/syn/db/fir.asm.qmsg
fir_compiler/hdl/syn/db/fir.cbx.xml
fir_compiler/hdl/syn/db/fir.cmp.bpm
fir_compiler/hdl/syn/db/fir.cmp.cdb
fir_compiler/hdl/syn/db/fir.cmp.ecobp
fir_compiler/hdl/syn/db/fir.cmp.hdb
fir_compiler/hdl/syn/db/fir.cmp.kpt
fir_compiler/hdl/syn/db/fir.cmp.logdb
fir_compiler/hdl/syn/db/fir.cmp.rdb
fir_compiler/hdl/syn/db/fir.cmp.tdb
fir_compiler/hdl/syn/db/fir.cmp0.ddb
fir_compiler/hdl/syn/db/fir.cmp_merge.kpt
fir_compiler/hdl/syn/db/fir.db_info
fir_compiler/hdl/syn/db/fir.eco.cdb
fir_compiler/hdl/syn/db/fir.fit.qmsg
fir_compiler/hdl/syn/db/fir.hier_info
fir_compiler/hdl/syn/db/fir.hif
fir_compiler/hdl/syn/db/fir.map.bpm
fir_compiler/hdl/syn/db/fir.map.cdb
fir_compiler/hdl/syn/db/fir.map.ecobp
fir_compiler/hdl/syn/db/fir.map.hdb
fir_compiler/hdl/syn/db/fir.map.kpt
fir_compiler/hdl/syn/db/fir.map.logdb
fir_compiler/hdl/syn/db/fir.map.qmsg
fir_compiler/hdl/syn/db/fir.map_bb.cdb
fir_compiler/hdl/syn/db/fir.map_bb.hdb
fir_compiler/hdl/syn/db/fir.map_bb.hdbx
fir_compiler/hdl/syn/db/fir.map_bb.logdb
fir_compiler/hdl/syn/db/fir.pre_map.cdb
fir_compiler/hdl/syn/db/fir.pre_map.hdb
fir_compiler/hdl/syn/db/fir.psp
fir_compiler/hdl/syn/db/fir.rtlv.hdb
fir_compiler/hdl/syn/db/fir.rtlv_sg.cdb
fir_compiler/hdl/syn/db/fir.rtlv_sg_swap.cdb
fir_compiler/hdl/syn/db/fir.sgdiff.cdb
fir_compiler/hdl/syn/db/fir.sgdiff.hdb
fir_compiler/hdl/syn/db/fir.sld_design_entry.sci
fir_compiler/hdl/syn/db/fir.sld_design_entry_dsc.sci
fir_compiler/hdl/syn/db/fir.syn_hier_info
fir_compiler/hdl/syn/db/fir.tan.qmsg
fir_compiler/hdl/syn/db/fir.tis_db_list.ddb
fir_compiler/hdl/syn/db/fir.tmw_info
fir_compiler/hdl/syn/db/mult_5g01.tdf
fir_compiler/hdl/syn/db/prev_cmp_fir.asm.qmsg
fir_compiler/hdl/syn/db/prev_cmp_fir.fit.qmsg
fir_compiler/hdl/syn/db/prev_cmp_fir.map.qmsg
fir_compiler/hdl/syn/db/prev_cmp_fir.qmsg
fir_compiler/hdl/syn/db/prev_cmp_fir.tan.qmsg
fir_compiler/hdl/syn/db/rom0_crom_32f543.hdl.mif
fir_compiler/hdl/syn/fir.asm.rpt
fir_compiler/hdl/syn/fir.done
fir_compiler/hdl/syn/fir.fit.rpt
fir_compiler/hdl/syn/fir.fit.smsg
fir_compiler/hdl/syn/fir.fit.summary
fir_compiler/hdl/syn/fir.flow.rpt
fir_compiler/hdl/syn/fir.map.rpt
fir_compiler/hdl/syn/fir.map.smsg
fir_compiler/hdl/syn/fir.map.summary
fir_compiler/hdl/syn/fir.pin
fir_compiler/hdl/syn/fi

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com