文件名称:verilogfile
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：1.52kb
-
已下载：3次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
设计一个同步FIFO，该FIFO 深度为16，每个存储单元的宽度为8 位，要求产生FIFO 为
空、满、半满、溢出标志。请采用可综合的代码风格进行编程。-16*8bit fifo
空、满、半满、溢出标志。请采用可综合的代码风格进行编程。-16*8bit fifo
(系统自动生成,下载前可以参看下载内容)
下载文件列表
write.v
fifo.v
memory.v
tb_fifo.v
fifo.v
memory.v
tb_fifo.v
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.