文件名称:77433656timing_bit
介绍说明--下载内容来自于网络,使用问题请自行百度
位同步仿真,有仿真数据的输入,以及转换,可以输入到verilog中仿真-Bit synchronous simulation, simulation data input, and conversion, can be entered into the simulation verilog
相关搜索: 位同步
(系统自动生成,下载前可以参看下载内容)
下载文件列表
77433656timing_bit/timingbit.m
77433656timing_bit/receivesource.m
77433656timing_bit/rec.txt
77433656timing_bit/din.txt
77433656timing_bit/qin.txt
77433656timing_bit/receivesource.asv
77433656timing_bit
77433656timing_bit/receivesource.m
77433656timing_bit/rec.txt
77433656timing_bit/din.txt
77433656timing_bit/qin.txt
77433656timing_bit/receivesource.asv
77433656timing_bit
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.