CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:Verilog-HDL

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2012-11-16
  • 文件大小：
    11.37mb
  • 已下载：
    0次
  • 提 供 者：
    z***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

《Verilog HDL数字控制系统设计实例》书中的源代码。-source code of the book "Verilog HDL digital control system design example".
(系统自动生成,下载前可以参看下载内容)

下载文件列表

《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.qpf
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.qsf
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.db_info
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.cmp.hdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.cmp.rdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.sim.qmsg
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.hif
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.sim.hdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.cmp.ddb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.sim.vwf
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.sim.rdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.hier_info
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.sld_design_entry.sci
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.eco.cdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.psp
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.syn_hier_info
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1_cmp.qrpt
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.eds_overflow
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1_sim.qrpt
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.map.qmsg
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.(0).cnf.cdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.(0).cnf.hdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.rtlv_sg.cdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.rtlv.hdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.rtlv_sg_swap.cdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.pre_map.hdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.pre_map.cdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.sgdiff.cdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.sgdiff.hdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.sld_design_entry_dsc.sci
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.map.cdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.map.hdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.fit.qmsg
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.asm.qmsg
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.tan.qmsg
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.cmp.tdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.cmp0.ddb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/db/subtracter_1.cmp.cdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.map.eqn
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.map.rpt
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.flow.rpt
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.map.summary
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.fit.eqn
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.pin
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.fit.rpt
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.fit.summary
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.pof
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.asm.rpt
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.tan.summary
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.tan.rpt
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.done
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.vwf
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.sim.rpt
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.qws
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/cmp_state.ini
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/subtracter_1/subtracter_1.v
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/counter_4_bit.qpf
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/counter_4_bit.qsf
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/db/counter_4_bit.db_info
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/db/counter_4_bit.map.qmsg
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/db/counter_4_bit.hif
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/db/counter_4_bit.(0).cnf.cdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/db/counter_4_bit.(0).cnf.hdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/db/counter_4_bit.hier_info
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/db/counter_4_bit.rtlv_sg.cdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/db/counter_4_bit.rtlv.hdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/db/counter_4_bit.rtlv_sg_swap.cdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/db/counter_4_bit.pre_map.hdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/db/counter_4_bit.pre_map.cdb
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/db/counter_4_bit.psp
《Verilog HDL数字控制系统设计实例》-冼进-源代码/第1章/counter_4_bit/

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com