文件名称:verilog-state-machine
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：328kb
-
已下载：1次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
使用VerilogHDL语言的小教程。
用三段式方法编写状态机。
有清晰详细的注释。-A small tutorial teaching how to write the state machine using three-step method in VerilogHDL language.
There are clear and detailed notes in the tutorial.
用三段式方法编写状态机。
有清晰详细的注释。-A small tutorial teaching how to write the state machine using three-step method in VerilogHDL language.
There are clear and detailed notes in the tutorial.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
verilog state machine/Verilog state machine.pdf
verilog state machine
verilog state machine
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.