文件名称:ddssheji
介绍说明--下载内容来自于网络,使用问题请自行百度
这是用VHDL语言编写的一个DDS频率合成器的源程序-VHDL prepared a DDS DDS source
(系统自动生成,下载前可以参看下载内容)
下载文件列表
FPGA/antishake.acf
FPGA/antishake.cnf
FPGA/antishake.fit
FPGA/antishake.hex
FPGA/antishake.hif
FPGA/antishake.mmf
FPGA/antishake.ndb
FPGA/antishake.pin
FPGA/antishake.pof
FPGA/antishake.rpt
FPGA/antishake.scf
FPGA/antishake.snf
FPGA/antishake.sof
FPGA/ANTISHAKE.sym
FPGA/antishake.ttf
FPGA/antishake.vhd
FPGA/antishake1.acf
FPGA/antishake1.cnf
FPGA/antishake1.fit
FPGA/antishake1.hex
FPGA/antishake1.hif
FPGA/antishake1.mmf
FPGA/antishake1.ndb
FPGA/antishake1.pin
FPGA/antishake1.pof
FPGA/antishake1.rpt
FPGA/antishake1.snf
FPGA/antishake1.sof
FPGA/ANTISHAKE1.sym
FPGA/antishake1.ttf
FPGA/antishake1.vhd
FPGA/ar(1).cnf
FPGA/ar(2).cnf
FPGA/ar(3).cnf
FPGA/ar(4).cnf
FPGA/ar(5).cnf
FPGA/ar(6).cnf
FPGA/ar.acf
FPGA/ar.cnf
FPGA/ar.fit
FPGA/ar.gdf
FPGA/ar.hex
FPGA/ar.hif
FPGA/ar.mmf
FPGA/ar.ndb
FPGA/ar.pin
FPGA/ar.pof
FPGA/ar.rpt
FPGA/ar.scf
FPGA/ar.snf
FPGA/ar.sof
FPGA/ar.ttf
FPGA/control.acf
FPGA/control.hif
FPGA/control.mmf
FPGA/control.vhd
FPGA/control1(1).cnf
FPGA/control1(2).cnf
FPGA/control1(3).cnf
FPGA/control1(4).cnf
FPGA/control1(5).cnf
FPGA/control1(6).cnf
FPGA/control1(7).cnf
FPGA/control1.acf
FPGA/control1.cnf
FPGA/control1.fit
FPGA/control1.hex
FPGA/control1.hif
FPGA/control1.mmf
FPGA/control1.ndb
FPGA/control1.pin
FPGA/control1.pof
FPGA/control1.rpt
FPGA/control1.snf
FPGA/control1.sof
FPGA/CONTROL1.sym
FPGA/control1.ttf
FPGA/control1.vhd
FPGA/dds(1).cnf
FPGA/dds(10).cnf
FPGA/dds(11).cnf
FPGA/dds(12).cnf
FPGA/dds(13).cnf
FPGA/dds(14).cnf
FPGA/dds(16).cnf
FPGA/dds(17).cnf
FPGA/dds(18).cnf
FPGA/dds(19).cnf
FPGA/dds(2).cnf
FPGA/dds(20).cnf
FPGA/dds(21).cnf
FPGA/dds(22).cnf
FPGA/dds(23).cnf
FPGA/dds(24).cnf
FPGA/dds(25).cnf
FPGA/dds(26).cnf
FPGA/dds(3).cnf
FPGA/dds(4).cnf
FPGA/dds(5).cnf
FPGA/dds(6).cnf
FPGA/dds(7).cnf
FPGA/dds(8).cnf
FPGA/dds(9).cnf
FPGA/dds.acf
FPGA/dds.cnf
FPGA/dds.fit
FPGA/dds.gdf
FPGA/dds.hex
FPGA/dds.hif
FPGA/dds.mmf
FPGA/dds.ndb
FPGA/dds.pin
FPGA/dds.pof
FPGA/dds.rpt
FPGA/dds.scf
FPGA/dds.snf
FPGA/dds.sof
FPGA/dds.ttf
FPGA/dds1(1).cnf
FPGA/dds1(10).cnf
FPGA/dds1(11).cnf
FPGA/dds1(12).cnf
FPGA/dds1(13).cnf
FPGA/dds1(14).cnf
FPGA/dds1(15).cnf
FPGA/dds1(16).cnf
FPGA/dds1(17).cnf
FPGA/dds1(18).cnf
FPGA/dds1(19).cnf
FPGA/dds1(2).cnf
FPGA/dds1(20).cnf
FPGA/dds1(21).cnf
FPGA/dds1(22).cnf
FPGA/dds1(23).cnf
FPGA/dds1(24).cnf
FPGA/dds1(25).cnf
FPGA/dds1(26).cnf
FPGA/dds1(27).cnf
FPGA/dds1(28).cnf
FPGA/dds1(29).cnf
FPGA/dds1(3).cnf
FPGA/dds1(30).cnf
FPGA/dds1(31).cnf
FPGA/dds1(4).cnf
FPGA/dds1(5).cnf
FPGA/dds1(6).cnf
FPGA/dds1(7).cnf
FPGA/dds1(8).cnf
FPGA/dds1(9).cnf
FPGA/dds1.acf
FPGA/dds1.cnf
FPGA/dds1.fit
FPGA/dds1.gdf
FPGA/dds1.hex
FPGA/dds1.hif
FPGA/dds1.mmf
FPGA/dds1.ndb
FPGA/dds1.pin
FPGA/dds1.pof
FPGA/dds1.rpt
FPGA/dds1.scf
FPGA/dds1.snf
FPGA/dds1.sof
FPGA/dds1.ttf
FPGA/delay(1).cnf
FPGA/delay(2).cnf
FPGA/delay(3).cnf
FPGA/delay(4).cnf
FPGA/delay.acf
FPGA/delay.cnf
FPGA/delay.fit
FPGA/delay.hex
FPGA/delay.hif
FPGA/delay.mmf
FPGA/delay.ndb
FPGA/delay.pin
FPGA/delay.pof
FPGA/delay.rpt
FPGA/delay.scf
FPGA/delay.snf
FPGA/delay.sof
FPGA/DELAY.sym
FPGA/delay.ttf
FPGA/delay.vhd
FPGA/filter(1).cnf
FPGA/filter(2).cnf
FPGA/filter(3).cnf
FPGA/filter(4).cnf
FPGA/filter.acf
FPGA/filter.cnf
FPGA/filter.fit
FPGA/filter.hex
FPGA/filter.hif
FPGA/filter.mmf
FPGA/filter.ndb
FPGA/filter.pin
FPGA/filter.pof
FPGA/filter.rpt
FPGA/filter.snf
FPGA/filter.sof
FPGA/FILTER.sym
FPGA/filter.ttf
FPGA/filter.vhd
FPGA/freqdiv(1).cnf
FPGA/freqdiv(2).cnf
FPGA/freqdiv(3).cnf
FPGA/freqdiv(4).cnf
FPGA/freqdiv.acf
FPGA/freqdiv.cnf
FPGA/freqdiv.fit
FPGA/freqdiv.hex
FPGA/freqdiv.hif
FPGA/freqdiv.mmf
FPGA/freqdiv.ndb
FPGA/freqdiv.pin
FPGA/freqdiv.pof
FPGA/freqdiv.rpt
FPGA/freqdiv.scf
FPGA/freqdiv.snf
FPGA/freqdiv.sof
FPGA/FREQDIV.sym
FPGA/freqdiv.ttf
FPGA/freqdiv.vhd
FPGA/kdtest(1).cnf
FPGA/kdtest.acf
FPGA/kdtest.cnf
FPGA/kdtest.gdf
FPGA/kdtest.hif
FPGA/kdtest.mmf
FPGA/kdtest1(1).cnf
FPGA/kdtest1(2).cnf
FPGA/kdtest1.acf
FPGA/kdtest1.cnf
FPGA/kdtest1.fit
FPGA/kdtest1.gdf
FPGA/kdtest1.hex
FPGA/kdtest1.hif
FPGA/kdtest1.mmf
FPGA/kdtest1.ndb
FPGA/kdtest1.pin
FPGA/kdtest1.pof
FPGA/kdtest1.rpt
FPGA/kdtest1.scf
FPGA/kdtest1.snf
FPGA/kdtest1.sof
FPGA/kdtest1.ttf
FPGA/key_decoder.acf
FPGA/key_decoder.cnf
FPGA/key_decoder.fit
FPGA/key_decoder.hex
FPGA/key_decoder.hif
FPGA/key_decoder.mmf
FPGA/key_decoder.ndb
FPGA/key_decoder.pin
FPGA/key_decoder.pof
FPGA/key_decoder.rpt
FPGA/key_decoder.scf
FPGA/key_decoder.snf
FPGA/key_decoder.sof
FPGA/KEY_DECODER.sym
FPGA/key_decoder.ttf
FPGA/key_decoder.vhd
FPGA/key_decoder_new.acf
FPGA/key_decoder_new.hif
FPGA/key_decoder_new.scf
FPGA/LIB.DLS
FPGA/phase_adder(1).cnf
FPGA/phase_adder(10).cnf
FPGA/phase_adder(2).cnf
FPGA/phase_adder(3).cnf
FPGA/phase_adder(4).cnf
FPGA/phase_adder(5).cnf
FPGA/phase_adder(6).cnf
FPGA/phase_adder(7).cnf
FPGA/phase_adder(8).cnf
FPGA/phase_adder(9).cnf
FPGA/phase_adder.acf
FPGA/phase_adder.cnf
FPGA/phase_adder.fit
FPGA/phase_adder.hex
FPGA/phase_adder.hif
FPGA/phase_adder.mmf
FPGA/phase_adder.ndb
FPGA/phase_adder.pin
FPGA/phase_adder.pof
FPGA/phase_adder.rpt
FPGA/phase_adder.snf
FPGA/phase_adder.sof
FPGA/PHASE_ADDER.sym
FPGA/phase_adder.ttf
FPGA/phase_adder.vhd
FPGA/phase_reg.acf
FPGA/phase_reg.cnf
FPGA/antishake.cnf
FPGA/antishake.fit
FPGA/antishake.hex
FPGA/antishake.hif
FPGA/antishake.mmf
FPGA/antishake.ndb
FPGA/antishake.pin
FPGA/antishake.pof
FPGA/antishake.rpt
FPGA/antishake.scf
FPGA/antishake.snf
FPGA/antishake.sof
FPGA/ANTISHAKE.sym
FPGA/antishake.ttf
FPGA/antishake.vhd
FPGA/antishake1.acf
FPGA/antishake1.cnf
FPGA/antishake1.fit
FPGA/antishake1.hex
FPGA/antishake1.hif
FPGA/antishake1.mmf
FPGA/antishake1.ndb
FPGA/antishake1.pin
FPGA/antishake1.pof
FPGA/antishake1.rpt
FPGA/antishake1.snf
FPGA/antishake1.sof
FPGA/ANTISHAKE1.sym
FPGA/antishake1.ttf
FPGA/antishake1.vhd
FPGA/ar(1).cnf
FPGA/ar(2).cnf
FPGA/ar(3).cnf
FPGA/ar(4).cnf
FPGA/ar(5).cnf
FPGA/ar(6).cnf
FPGA/ar.acf
FPGA/ar.cnf
FPGA/ar.fit
FPGA/ar.gdf
FPGA/ar.hex
FPGA/ar.hif
FPGA/ar.mmf
FPGA/ar.ndb
FPGA/ar.pin
FPGA/ar.pof
FPGA/ar.rpt
FPGA/ar.scf
FPGA/ar.snf
FPGA/ar.sof
FPGA/ar.ttf
FPGA/control.acf
FPGA/control.hif
FPGA/control.mmf
FPGA/control.vhd
FPGA/control1(1).cnf
FPGA/control1(2).cnf
FPGA/control1(3).cnf
FPGA/control1(4).cnf
FPGA/control1(5).cnf
FPGA/control1(6).cnf
FPGA/control1(7).cnf
FPGA/control1.acf
FPGA/control1.cnf
FPGA/control1.fit
FPGA/control1.hex
FPGA/control1.hif
FPGA/control1.mmf
FPGA/control1.ndb
FPGA/control1.pin
FPGA/control1.pof
FPGA/control1.rpt
FPGA/control1.snf
FPGA/control1.sof
FPGA/CONTROL1.sym
FPGA/control1.ttf
FPGA/control1.vhd
FPGA/dds(1).cnf
FPGA/dds(10).cnf
FPGA/dds(11).cnf
FPGA/dds(12).cnf
FPGA/dds(13).cnf
FPGA/dds(14).cnf
FPGA/dds(16).cnf
FPGA/dds(17).cnf
FPGA/dds(18).cnf
FPGA/dds(19).cnf
FPGA/dds(2).cnf
FPGA/dds(20).cnf
FPGA/dds(21).cnf
FPGA/dds(22).cnf
FPGA/dds(23).cnf
FPGA/dds(24).cnf
FPGA/dds(25).cnf
FPGA/dds(26).cnf
FPGA/dds(3).cnf
FPGA/dds(4).cnf
FPGA/dds(5).cnf
FPGA/dds(6).cnf
FPGA/dds(7).cnf
FPGA/dds(8).cnf
FPGA/dds(9).cnf
FPGA/dds.acf
FPGA/dds.cnf
FPGA/dds.fit
FPGA/dds.gdf
FPGA/dds.hex
FPGA/dds.hif
FPGA/dds.mmf
FPGA/dds.ndb
FPGA/dds.pin
FPGA/dds.pof
FPGA/dds.rpt
FPGA/dds.scf
FPGA/dds.snf
FPGA/dds.sof
FPGA/dds.ttf
FPGA/dds1(1).cnf
FPGA/dds1(10).cnf
FPGA/dds1(11).cnf
FPGA/dds1(12).cnf
FPGA/dds1(13).cnf
FPGA/dds1(14).cnf
FPGA/dds1(15).cnf
FPGA/dds1(16).cnf
FPGA/dds1(17).cnf
FPGA/dds1(18).cnf
FPGA/dds1(19).cnf
FPGA/dds1(2).cnf
FPGA/dds1(20).cnf
FPGA/dds1(21).cnf
FPGA/dds1(22).cnf
FPGA/dds1(23).cnf
FPGA/dds1(24).cnf
FPGA/dds1(25).cnf
FPGA/dds1(26).cnf
FPGA/dds1(27).cnf
FPGA/dds1(28).cnf
FPGA/dds1(29).cnf
FPGA/dds1(3).cnf
FPGA/dds1(30).cnf
FPGA/dds1(31).cnf
FPGA/dds1(4).cnf
FPGA/dds1(5).cnf
FPGA/dds1(6).cnf
FPGA/dds1(7).cnf
FPGA/dds1(8).cnf
FPGA/dds1(9).cnf
FPGA/dds1.acf
FPGA/dds1.cnf
FPGA/dds1.fit
FPGA/dds1.gdf
FPGA/dds1.hex
FPGA/dds1.hif
FPGA/dds1.mmf
FPGA/dds1.ndb
FPGA/dds1.pin
FPGA/dds1.pof
FPGA/dds1.rpt
FPGA/dds1.scf
FPGA/dds1.snf
FPGA/dds1.sof
FPGA/dds1.ttf
FPGA/delay(1).cnf
FPGA/delay(2).cnf
FPGA/delay(3).cnf
FPGA/delay(4).cnf
FPGA/delay.acf
FPGA/delay.cnf
FPGA/delay.fit
FPGA/delay.hex
FPGA/delay.hif
FPGA/delay.mmf
FPGA/delay.ndb
FPGA/delay.pin
FPGA/delay.pof
FPGA/delay.rpt
FPGA/delay.scf
FPGA/delay.snf
FPGA/delay.sof
FPGA/DELAY.sym
FPGA/delay.ttf
FPGA/delay.vhd
FPGA/filter(1).cnf
FPGA/filter(2).cnf
FPGA/filter(3).cnf
FPGA/filter(4).cnf
FPGA/filter.acf
FPGA/filter.cnf
FPGA/filter.fit
FPGA/filter.hex
FPGA/filter.hif
FPGA/filter.mmf
FPGA/filter.ndb
FPGA/filter.pin
FPGA/filter.pof
FPGA/filter.rpt
FPGA/filter.snf
FPGA/filter.sof
FPGA/FILTER.sym
FPGA/filter.ttf
FPGA/filter.vhd
FPGA/freqdiv(1).cnf
FPGA/freqdiv(2).cnf
FPGA/freqdiv(3).cnf
FPGA/freqdiv(4).cnf
FPGA/freqdiv.acf
FPGA/freqdiv.cnf
FPGA/freqdiv.fit
FPGA/freqdiv.hex
FPGA/freqdiv.hif
FPGA/freqdiv.mmf
FPGA/freqdiv.ndb
FPGA/freqdiv.pin
FPGA/freqdiv.pof
FPGA/freqdiv.rpt
FPGA/freqdiv.scf
FPGA/freqdiv.snf
FPGA/freqdiv.sof
FPGA/FREQDIV.sym
FPGA/freqdiv.ttf
FPGA/freqdiv.vhd
FPGA/kdtest(1).cnf
FPGA/kdtest.acf
FPGA/kdtest.cnf
FPGA/kdtest.gdf
FPGA/kdtest.hif
FPGA/kdtest.mmf
FPGA/kdtest1(1).cnf
FPGA/kdtest1(2).cnf
FPGA/kdtest1.acf
FPGA/kdtest1.cnf
FPGA/kdtest1.fit
FPGA/kdtest1.gdf
FPGA/kdtest1.hex
FPGA/kdtest1.hif
FPGA/kdtest1.mmf
FPGA/kdtest1.ndb
FPGA/kdtest1.pin
FPGA/kdtest1.pof
FPGA/kdtest1.rpt
FPGA/kdtest1.scf
FPGA/kdtest1.snf
FPGA/kdtest1.sof
FPGA/kdtest1.ttf
FPGA/key_decoder.acf
FPGA/key_decoder.cnf
FPGA/key_decoder.fit
FPGA/key_decoder.hex
FPGA/key_decoder.hif
FPGA/key_decoder.mmf
FPGA/key_decoder.ndb
FPGA/key_decoder.pin
FPGA/key_decoder.pof
FPGA/key_decoder.rpt
FPGA/key_decoder.scf
FPGA/key_decoder.snf
FPGA/key_decoder.sof
FPGA/KEY_DECODER.sym
FPGA/key_decoder.ttf
FPGA/key_decoder.vhd
FPGA/key_decoder_new.acf
FPGA/key_decoder_new.hif
FPGA/key_decoder_new.scf
FPGA/LIB.DLS
FPGA/phase_adder(1).cnf
FPGA/phase_adder(10).cnf
FPGA/phase_adder(2).cnf
FPGA/phase_adder(3).cnf
FPGA/phase_adder(4).cnf
FPGA/phase_adder(5).cnf
FPGA/phase_adder(6).cnf
FPGA/phase_adder(7).cnf
FPGA/phase_adder(8).cnf
FPGA/phase_adder(9).cnf
FPGA/phase_adder.acf
FPGA/phase_adder.cnf
FPGA/phase_adder.fit
FPGA/phase_adder.hex
FPGA/phase_adder.hif
FPGA/phase_adder.mmf
FPGA/phase_adder.ndb
FPGA/phase_adder.pin
FPGA/phase_adder.pof
FPGA/phase_adder.rpt
FPGA/phase_adder.snf
FPGA/phase_adder.sof
FPGA/PHASE_ADDER.sym
FPGA/phase_adder.ttf
FPGA/phase_adder.vhd
FPGA/phase_reg.acf
FPGA/phase_reg.cnf
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.