CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:VPD__using_FFe

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [ASM] [源码]
  • 上传时间：
    2012-11-16
  • 文件大小：
    437.18kb
  • 已下载：
    1次
  • 提 供 者：
    房***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

verilog开发一种种基于fpga的鉴相器模块

-the verilog development of all kinds based on fpga phase detector module
(系统自动生成,下载前可以参看下载内容)

下载文件列表

VPD__using_FFe/PD_using_FPGA/phase_control.bdf
VPD__using_FFe/PD_using_FPGA/phase_test/db/add_sub_nsh.tdf
VPD__using_FFe/PD_using_FPGA/phase_test/db/cntr_2ii.tdf
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(0).cnf.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(0).cnf.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(1).cnf.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(1).cnf.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(2).cnf.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(2).cnf.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(3).cnf.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(3).cnf.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(4).cnf.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(4).cnf.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(5).cnf.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(5).cnf.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(6).cnf.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(6).cnf.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(7).cnf.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.(7).cnf.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.asm.qmsg
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.cbx.xml
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.cmp.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.cmp.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.cmp.kpt
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.cmp.logdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.cmp.rdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.cmp.tdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.cmp0.ddb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.dbp
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.db_info
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.eco.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.eds_overflow
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.fit.qmsg
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.fnsim.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.fnsim.qmsg
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.hier_info
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.hif
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.map.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.map.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.map.logdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.map.qmsg
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.pre_map.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.pre_map.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.psp
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.rtlv.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.rtlv_sg.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.rtlv_sg_swap.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.sgdiff.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.sgdiff.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.signalprobe.cdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.sim.hdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.sim.qmsg
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.sim.rdb
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.sim.vwf
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.sld_design_entry.sci
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.sld_design_entry_dsc.sci
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.smp_dump.txt
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.syn_hier_info
VPD__using_FFe/PD_using_FPGA/phase_test/db/phase_test.tan.qmsg
VPD__using_FFe/PD_using_FPGA/phase_test/db/wed.zsf
VPD__using_FFe/PD_using_FPGA/phase_test/phase_counter.bsf
VPD__using_FFe/PD_using_FPGA/phase_test/phase_counter.inc
VPD__using_FFe/PD_using_FPGA/phase_test/phase_counter.v
VPD__using_FFe/PD_using_FPGA/phase_test/phase_counter_bb.v
VPD__using_FFe/PD_using_FPGA/phase_test/phase_pll.bsf
VPD__using_FFe/PD_using_FPGA/phase_test/phase_pll.inc
VPD__using_FFe/PD_using_FPGA/phase_test/phase_pll.ppf
VPD__using_FFe/PD_using_FPGA/phase_test/phase_pll.v
VPD__using_FFe/PD_using_FPGA/phase_test/phase_pll_bb.v
VPD__using_FFe/PD_using_FPGA/phase_test/phase_pll_wave0.jpg
VPD__using_FFe/PD_using_FPGA/phase_test/phase_pll_waveforms.html
VPD__using_FFe/PD_using_FPGA/phase_test/phase_test.asm.rpt
VPD__using_FFe/PD_using_FPGA/phase_test/phase_test.bsf
VPD__using_FFe/PD_using_FPGA/phase_test/phase_test.done
VPD__using_FFe/PD_using_FPGA/phase_test/phase_test.fit.rpt
VPD__using_FFe/PD_using_FPGA/phase_test/phase_test.fit.smsg
VPD__using_FFe/PD_using_FPGA/phase_test/phase_test.fit.summary
VPD__using_FFe/PD_using_FPGA/phase_test/phase_test.flow.rpt
VPD__using_FFe/PD_using_FPGA/phase_test/phase_test.map.rpt
VPD__using_FFe/PD_using_FPGA/phase_test/phase_test.map.summary
VPD__using_FFe/PD_using_FPGA/phase_test/phase_test.pin
VPD__using_FFe/PD_using_FPGA/phase_test/phase_test.pof
VPD__using_FFe/

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com