文件名称:DSPPFPGA20050428
介绍说明--下载内容来自于网络,使用问题请自行百度
DSP和FPGA的试验箱原理文件,包括原理图,各种程序AD/flash,流水灯,以及电机控制等各种程序,以及必要的实验指导书-Chamber principle of DSP and FPGA files, including schematics, various procedures the AD/flash light water, as well as motor control and other procedures, and, if necessary, experiment instructions
(系统自动生成,下载前可以参看下载内容)
下载文件列表
DSP+FPGA20050428(博创科技)/readme.txt
DSP+FPGA20050428(博创科技)/电路原理图/2407小板.pdf
DSP+FPGA20050428(博创科技)/电路原理图/DSP+FPGA教学实验板电路原理图.pdf
DSP+FPGA20050428(博创科技)/电路原理图/EP1K30小板.pdf
DSP+FPGA20050428(博创科技)/电路原理图/直流无刷电机驱动电路原理图.pdf
DSP+FPGA20050428(博创科技)/演示资料/DSP+FPGA教学板DEMO.pdf
DSP+FPGA20050428(博创科技)/演示资料/使用说明.txt
DSP+FPGA20050428(博创科技)/演示资料/DSP/DSPFPGAFinished.c
DSP+FPGA20050428(博创科技)/演示资料/DSP/L2222.cmd
DSP+FPGA20050428(博创科技)/演示资料/DSP/nVectors.asm
DSP+FPGA20050428(博创科技)/演示资料/DSP/regs240x.h
DSP+FPGA20050428(博创科技)/演示资料/DSP/rts2xx.lib
DSP+FPGA20050428(博创科技)/演示资料/DSP/x240x.h
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.asm.rpt
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.cdf
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.done
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.fit.eqn
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.fit.rpt
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.flow.rpt
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.map.eqn
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.map.rpt
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.pin
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.pof
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.qpf
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.qsf
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.qws
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.sof
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.tan.rpt
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.tan.summary
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.vhd
DSP+FPGA20050428(博创科技)/演示资料/99/cmp_state.ini
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(0).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(0).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(1).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(1).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(10).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(10).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(11).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(11).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(12).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(12).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(13).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(13).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(14).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(14).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(15).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(15).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(16).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(16).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(2).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(2).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(3).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(3).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(4).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(4).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(5).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(5).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(6).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(6).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(7).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(7).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(8).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(8).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(9).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(9).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.acservo.sld_design_entry.sci
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.asm.qmsg
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.cmp.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.cmp.ddb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.cmp.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.cmp.rdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.cmp.tdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.csf.qmsg
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.db_info
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.fit.qmsg
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.hif
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.map.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.map.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.map.qmsg
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.pre_map.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.project.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.rtlv.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.rtlv_sg.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.rtlv_sg_swap.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.sgdiff.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.sgdiff.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.sim.qmsg
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.tan.qmsg
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo_cmp.qrpt
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo_hier_info
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo_syn_hier_info
DSP+FPGA20050428(博创科技)/演示资料/99/db/add_sub_n1h.tdf
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/cc_build_Debug.log
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/Debug.lkf
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/Debug.lkv
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/HGP1.paf
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/HGP1.pjt
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/HGP1050305.c
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/HVectors.asm
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/L2222.cmd
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/regs240x.h
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/rts2xx.lib
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/x240x.
DSP+FPGA20050428(博创科技)/电路原理图/2407小板.pdf
DSP+FPGA20050428(博创科技)/电路原理图/DSP+FPGA教学实验板电路原理图.pdf
DSP+FPGA20050428(博创科技)/电路原理图/EP1K30小板.pdf
DSP+FPGA20050428(博创科技)/电路原理图/直流无刷电机驱动电路原理图.pdf
DSP+FPGA20050428(博创科技)/演示资料/DSP+FPGA教学板DEMO.pdf
DSP+FPGA20050428(博创科技)/演示资料/使用说明.txt
DSP+FPGA20050428(博创科技)/演示资料/DSP/DSPFPGAFinished.c
DSP+FPGA20050428(博创科技)/演示资料/DSP/L2222.cmd
DSP+FPGA20050428(博创科技)/演示资料/DSP/nVectors.asm
DSP+FPGA20050428(博创科技)/演示资料/DSP/regs240x.h
DSP+FPGA20050428(博创科技)/演示资料/DSP/rts2xx.lib
DSP+FPGA20050428(博创科技)/演示资料/DSP/x240x.h
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.asm.rpt
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.cdf
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.done
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.fit.eqn
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.fit.rpt
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.flow.rpt
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.map.eqn
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.map.rpt
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.pin
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.pof
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.qpf
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.qsf
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.qws
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.sof
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.tan.rpt
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.tan.summary
DSP+FPGA20050428(博创科技)/演示资料/99/acservo.vhd
DSP+FPGA20050428(博创科技)/演示资料/99/cmp_state.ini
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(0).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(0).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(1).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(1).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(10).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(10).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(11).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(11).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(12).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(12).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(13).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(13).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(14).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(14).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(15).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(15).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(16).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(16).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(2).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(2).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(3).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(3).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(4).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(4).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(5).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(5).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(6).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(6).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(7).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(7).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(8).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(8).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(9).cnf.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo(9).cnf.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.acservo.sld_design_entry.sci
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.asm.qmsg
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.cmp.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.cmp.ddb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.cmp.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.cmp.rdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.cmp.tdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.csf.qmsg
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.db_info
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.fit.qmsg
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.hif
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.map.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.map.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.map.qmsg
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.pre_map.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.project.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.rtlv.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.rtlv_sg.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.rtlv_sg_swap.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.sgdiff.cdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.sgdiff.hdb
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.sim.qmsg
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo.tan.qmsg
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo_cmp.qrpt
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo_hier_info
DSP+FPGA20050428(博创科技)/演示资料/99/db/acservo_syn_hier_info
DSP+FPGA20050428(博创科技)/演示资料/99/db/add_sub_n1h.tdf
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/cc_build_Debug.log
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/Debug.lkf
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/Debug.lkv
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/HGP1.paf
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/HGP1.pjt
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/HGP1050305.c
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/HVectors.asm
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/L2222.cmd
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/regs240x.h
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/rts2xx.lib
DSP+FPGA20050428(博创科技)/实验程序/通用定时器实验/x240x.
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.