CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程

文件名称:verilog

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2012-11-16
  • 文件大小:
    9.7mb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容来自于网络,使用问题请自行百度

verilog hdl 写的一个串口程序,编译仿真都已经通过-the verilog hdl write a serial program, compile simulation have passed
(系统自动生成,下载前可以参看下载内容)

下载文件列表

tx/db/logic_util_heursitic.dat
tx/db/prev_cmp_tx.qmsg
tx/db/tx.(0).cnf.cdb
tx/db/tx.(0).cnf.hdb
tx/db/tx.(1).cnf.cdb
tx/db/tx.(1).cnf.hdb
tx/db/tx.(2).cnf.cdb
tx/db/tx.(2).cnf.hdb
tx/db/tx.amm.cdb
tx/db/tx.asm.qmsg
tx/db/tx.asm.rdb
tx/db/tx.asm_labs.ddb
tx/db/tx.cbx.xml
tx/db/tx.cmp.bpm
tx/db/tx.cmp.cdb
tx/db/tx.cmp.hdb
tx/db/tx.cmp.kpt
tx/db/tx.cmp.logdb
tx/db/tx.cmp.rdb
tx/db/tx.cmp_merge.kpt
tx/db/tx.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
tx/db/tx.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
tx/db/tx.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
tx/db/tx.db_info
tx/db/tx.eda.qmsg
tx/db/tx.fit.qmsg
tx/db/tx.hier_info
tx/db/tx.hif
tx/db/tx.idb.cdb
tx/db/tx.lpc.html
tx/db/tx.lpc.rdb
tx/db/tx.lpc.txt
tx/db/tx.map.bpm
tx/db/tx.map.cdb
tx/db/tx.map.hdb
tx/db/tx.map.kpt
tx/db/tx.map.logdb
tx/db/tx.map.qmsg
tx/db/tx.map_bb.cdb
tx/db/tx.map_bb.hdb
tx/db/tx.map_bb.logdb
tx/db/tx.pre_map.cdb
tx/db/tx.pre_map.hdb
tx/db/tx.root_partition.map.reg_db.cdb
tx/db/tx.rtlv.hdb
tx/db/tx.rtlv_sg.cdb
tx/db/tx.rtlv_sg_swap.cdb
tx/db/tx.sgdiff.cdb
tx/db/tx.sgdiff.hdb
tx/db/tx.sld_design_entry.sci
tx/db/tx.sld_design_entry_dsc.sci
tx/db/tx.smart_action.txt
tx/db/tx.sta.qmsg
tx/db/tx.sta.rdb
tx/db/tx.sta_cmp.8_slow_1200mv_85c.tdb
tx/db/tx.syn_hier_info
tx/db/tx.tiscmp.fastest_slow_1200mv_0c.ddb
tx/db/tx.tiscmp.fastest_slow_1200mv_85c.ddb
tx/db/tx.tiscmp.fast_1200mv_0c.ddb
tx/db/tx.tiscmp.slow_1200mv_0c.ddb
tx/db/tx.tiscmp.slow_1200mv_85c.ddb
tx/db/tx.tis_db_list.ddb
tx/db/tx.tmw_info
tx/incremental_db/compiled_partitions/tx.db_info
tx/incremental_db/compiled_partitions/tx.root_partition.cmp.cdb
tx/incremental_db/compiled_partitions/tx.root_partition.cmp.dfp
tx/incremental_db/compiled_partitions/tx.root_partition.cmp.hdb
tx/incremental_db/compiled_partitions/tx.root_partition.cmp.kpt
tx/incremental_db/compiled_partitions/tx.root_partition.cmp.logdb
tx/incremental_db/compiled_partitions/tx.root_partition.cmp.rcfdb
tx/incremental_db/compiled_partitions/tx.root_partition.map.cdb
tx/incremental_db/compiled_partitions/tx.root_partition.map.dpi
tx/incremental_db/compiled_partitions/tx.root_partition.map.hbdb.cdb
tx/incremental_db/compiled_partitions/tx.root_partition.map.hbdb.hb_info
tx/incremental_db/compiled_partitions/tx.root_partition.map.hbdb.hdb
tx/incremental_db/compiled_partitions/tx.root_partition.map.hbdb.sig
tx/incremental_db/compiled_partitions/tx.root_partition.map.hdb
tx/incremental_db/compiled_partitions/tx.root_partition.map.kpt
tx/incremental_db/README
tx/simulation/modelsim/modelsim.ini
tx/simulation/modelsim/msim_transcript
tx/simulation/modelsim/rtl_work/tx/verilog.prw
tx/simulation/modelsim/rtl_work/tx/verilog.psm
tx/simulation/modelsim/rtl_work/tx/_primary.dat
tx/simulation/modelsim/rtl_work/tx/_primary.dbs
tx/simulation/modelsim/rtl_work/tx/_primary.vhd
tx/simulation/modelsim/rtl_work/tx_bps_module/verilog.prw
tx/simulation/modelsim/rtl_work/tx_bps_module/verilog.psm
tx/simulation/modelsim/rtl_work/tx_bps_module/_primary.dat
tx/simulation/modelsim/rtl_work/tx_bps_module/_primary.dbs
tx/simulation/modelsim/rtl_work/tx_bps_module/_primary.vhd
tx/simulation/modelsim/rtl_work/tx_control_module/verilog.prw
tx/simulation/modelsim/rtl_work/tx_control_module/verilog.psm
tx/simulation/modelsim/rtl_work/tx_control_module/_primary.dat
tx/simulation/modelsim/rtl_work/tx_control_module/_primary.dbs
tx/simulation/modelsim/rtl_work/tx_control_module/_primary.vhd
tx/simulation/modelsim/rtl_work/tx_tn/verilog.prw
tx/simulation/modelsim/rtl_work/tx_tn/verilog.psm
tx/simulation/modelsim/rtl_work/tx_tn/_primary.dat
tx/simulation/modelsim/rtl_work/tx_tn/_primary.dbs
tx/simulation/modelsim/rtl_work/tx_tn/_primary.vhd
tx/simulation/modelsim/rtl_work/_info
tx/simulation/modelsim/rtl_work/_vmake
tx/simulation/modelsim/tx.sft
tx/simulation/modelsim/tx.vo
tx/simulation/modelsim/tx_8_1200mv_0c_slow.vo
tx/simulation/modelsim/tx_8_1200mv_0c_v_slow.sdo
tx/simulation/modelsim/tx_8_1200mv_85c_slow.vo
tx/simulation/modelsim/tx_8_1200mv_85c_v_slow.sdo
tx/simulation/modelsim/tx_min_1200mv_0c_fast.vo
tx/simulation/modelsim/tx_min_1200mv_0c_v_fast.sdo
tx/simulation/modelsim/tx_modelsim.xrf
tx/simulation/modelsim/tx_run_msim_rtl_verilog.do
tx/simulation/modelsim/tx_run_msim_rtl_verilog.do.bak
tx/simulation/modelsim/tx_run_msim_rtl_verilog.do.bak1
tx/simulation/modelsim/tx_run_msim_rtl_verilog.do.bak10
tx/simulation/modelsim/tx_run_msim_rtl_verilog.do.bak11
tx/simulation/modelsim/tx_run_msim_rtl_verilog.do.bak2
tx/simulation/modelsim/tx_run_msim_rtl_verilog.do.bak3
tx/simulation/modelsim/tx_run_msim_rtl_verilog.do.bak4
tx/simulation/modelsim/tx_run_msim_rtl_verilog.do.bak5
tx/simulation/modelsim/tx_run_msim_rtl_verilog.do.bak6
tx/simulation/modelsim/tx_run_msim_rtl_verilog.do.bak7
tx/simulation/modelsim/tx_run_msim_rtl_verilog.do.bak8
tx/simulation/modelsim/tx_run_msim_rtl_verilog.do.bak9
tx/simulation/modelsim/tx_v.sdo
tx/simulation/modelsim/vsim.wlf
tx/tx.asm.rpt
tx/tx.done
tx/tx.eda.rpt
tx/tx.fit.rpt
tx/tx.fit.smsg
tx/tx.fit.summary
tx/tx.flow.rpt
tx/tx.jdi
tx/tx.map.rpt
tx/tx.map.summary
tx/tx.pin
tx/tx.qpf
tx/tx.qsf
tx/tx.sof
tx/tx.sta.rpt
tx/

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com