文件名称:VeriRISC_CPU_Verilog
-
所属分类：
- 标签属性：
- 上传时间：2013-04-18
-
文件大小：8.54kb
-
已下载：1次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
Verilog硬件描述语言实现VeriRISC CPU。模块包含：8位寄存器，5位计数器，32*8 RAM，8位ALU，MUX，顺序控制器，时钟生成器。包含TB。-This code is to model a VeriRISC CPU. It incorporates several modules: 8-bit register, 5-bit counter, 32 by 8 RAM, 8-bit ALU, scalable MUX, sequence controller, and clock generator. Testbench is included.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
aasd.v
alu.v
clk_gen.v
control.v
counter.v
cpu.v
initmem.dat
mem32by8.v
register.v
scale_mux.v
tb_cpu.v
alu.v
clk_gen.v
control.v
counter.v
cpu.v
initmem.dat
mem32by8.v
register.v
scale_mux.v
tb_cpu.v
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.