文件名称:ddr-sdram-control
-
所属分类:
- 标签属性:
- 上传时间:2013-04-24
-
文件大小:750.94kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
ddr sdram控制器的设计与验证,提供了一种极为可靠且简易的控制器设计方案。-DDR SDRAM controller design and verification, providing an extremely reliable and simple controller design.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
ddr(双速率)sdram控制器参考设计及代码/doc/ddr_sdram.pdf
ddr(双速率)sdram控制器参考设计及代码/model/mt46v4m16.v
ddr(双速率)sdram控制器参考设计及代码/readme.txt
ddr(双速率)sdram控制器参考设计及代码/route/db/ddr_sdram.db_info
ddr(双速率)sdram控制器参考设计及代码/route/db/ddr_sdram.eco.cdb
ddr(双速率)sdram控制器参考设计及代码/route/db/ddr_sdram.sld_design_entry.sci
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.bak/ddr_sdram.csf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.bak/ddr_sdram.esf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.bak/ddr_sdram.psf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.bak/ddr_sdram.quartus
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.csf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.esf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.psf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.qpf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.qsf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.qws
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.vqm
ddr(双速率)sdram控制器参考设计及代码/route/pll1.v
ddr(双速率)sdram控制器参考设计及代码/simulation/ddr_compile_all.v
ddr(双速率)sdram控制器参考设计及代码/simulation/ddr_sdram_tb.v
ddr(双速率)sdram控制器参考设计及代码/simulation/modelsim.ini
ddr(双速率)sdram控制器参考设计及代码/simulation/readme.txt
ddr(双速率)sdram控制器参考设计及代码/simulation/work/altclklock/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/altclklock/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/altclklock/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_command/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_command/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_command/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_control_interface/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_control_interface/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_control_interface/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_data_path/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_data_path/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_data_path/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram_tb/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram_tb/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram_tb/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/mt46v4m16/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/mt46v4m16/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/mt46v4m16/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/pll1/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/pll1/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/pll1/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/_info
ddr(双速率)sdram控制器参考设计及代码/source/altclklock.v
ddr(双速率)sdram控制器参考设计及代码/source/ddr_Command.v
ddr(双速率)sdram控制器参考设计及代码/source/ddr_control_interface.v
ddr(双速率)sdram控制器参考设计及代码/source/ddr_data_path.v
ddr(双速率)sdram控制器参考设计及代码/source/ddr_sdram.v
ddr(双速率)sdram控制器参考设计及代码/source/Params.v
ddr(双速率)sdram控制器参考设计及代码/source/pll1.v
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_data_path.srm
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_data_path.srr
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_data_path.srs
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_data_path.tlg
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_data_path.xrf
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.prj
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.sdc
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.srm
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.srr
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.srs
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.tcl
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.tlg
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.vqm
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.xrf
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram_cons.tcl
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram_rm.tcl
ddr(双速率)sdram控制器参考设计及代码/simulation/work/altclklock
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_command
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_control_interface
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_data_path
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram_tb
ddr(双速率)sdram控制器参考设计及代码/simulation/work/mt46v4m16
ddr(双速率)sdram控制器参考设计及代码/simulation/work/pll1
ddr(双速率)sdram控制器参考设计及代码/route/db
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.bak
ddr(双速率)sdram控制器参考设计及代码/simulation/work
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity
ddr(双速率)sdram控制器参考设计及代码/doc
ddr(双速率)sdram控制器参考设计及代码/model
ddr(双速率)sdram控制器参考设计及代码/route
ddr(双速率)sdram控制器参考设计及代码/simulation
ddr(双速率)sdram控制器参考设计及代码/source
ddr(双速率)sdram控制器参考设计及代码/synthesis
ddr(双速率)sdram控制器参考设计及代码
ddr(双速率)sdram控制器参考设计及代码/model/mt46v4m16.v
ddr(双速率)sdram控制器参考设计及代码/readme.txt
ddr(双速率)sdram控制器参考设计及代码/route/db/ddr_sdram.db_info
ddr(双速率)sdram控制器参考设计及代码/route/db/ddr_sdram.eco.cdb
ddr(双速率)sdram控制器参考设计及代码/route/db/ddr_sdram.sld_design_entry.sci
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.bak/ddr_sdram.csf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.bak/ddr_sdram.esf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.bak/ddr_sdram.psf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.bak/ddr_sdram.quartus
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.csf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.esf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.psf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.qpf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.qsf
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.qws
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.vqm
ddr(双速率)sdram控制器参考设计及代码/route/pll1.v
ddr(双速率)sdram控制器参考设计及代码/simulation/ddr_compile_all.v
ddr(双速率)sdram控制器参考设计及代码/simulation/ddr_sdram_tb.v
ddr(双速率)sdram控制器参考设计及代码/simulation/modelsim.ini
ddr(双速率)sdram控制器参考设计及代码/simulation/readme.txt
ddr(双速率)sdram控制器参考设计及代码/simulation/work/altclklock/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/altclklock/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/altclklock/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_command/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_command/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_command/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_control_interface/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_control_interface/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_control_interface/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_data_path/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_data_path/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_data_path/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram_tb/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram_tb/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram_tb/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/mt46v4m16/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/mt46v4m16/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/mt46v4m16/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/pll1/verilog.psm
ddr(双速率)sdram控制器参考设计及代码/simulation/work/pll1/_primary.dat
ddr(双速率)sdram控制器参考设计及代码/simulation/work/pll1/_primary.vhd
ddr(双速率)sdram控制器参考设计及代码/simulation/work/_info
ddr(双速率)sdram控制器参考设计及代码/source/altclklock.v
ddr(双速率)sdram控制器参考设计及代码/source/ddr_Command.v
ddr(双速率)sdram控制器参考设计及代码/source/ddr_control_interface.v
ddr(双速率)sdram控制器参考设计及代码/source/ddr_data_path.v
ddr(双速率)sdram控制器参考设计及代码/source/ddr_sdram.v
ddr(双速率)sdram控制器参考设计及代码/source/Params.v
ddr(双速率)sdram控制器参考设计及代码/source/pll1.v
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_data_path.srm
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_data_path.srr
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_data_path.srs
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_data_path.tlg
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_data_path.xrf
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.prj
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.sdc
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.srm
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.srr
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.srs
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.tcl
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.tlg
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.vqm
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram.xrf
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram_cons.tcl
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity/ddr_sdram_rm.tcl
ddr(双速率)sdram控制器参考设计及代码/simulation/work/altclklock
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_command
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_control_interface
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_data_path
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram
ddr(双速率)sdram控制器参考设计及代码/simulation/work/ddr_sdram_tb
ddr(双速率)sdram控制器参考设计及代码/simulation/work/mt46v4m16
ddr(双速率)sdram控制器参考设计及代码/simulation/work/pll1
ddr(双速率)sdram控制器参考设计及代码/route/db
ddr(双速率)sdram控制器参考设计及代码/route/ddr_sdram.bak
ddr(双速率)sdram控制器参考设计及代码/simulation/work
ddr(双速率)sdram控制器参考设计及代码/synthesis/synplicity
ddr(双速率)sdram控制器参考设计及代码/doc
ddr(双速率)sdram控制器参考设计及代码/model
ddr(双速率)sdram控制器参考设计及代码/route
ddr(双速率)sdram控制器参考设计及代码/simulation
ddr(双速率)sdram控制器参考设计及代码/source
ddr(双速率)sdram控制器参考设计及代码/synthesis
ddr(双速率)sdram控制器参考设计及代码
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.