文件名称:FPGA_trainning2013A
-
所属分类:
- 标签属性:
- 上传时间:2013-07-16
-
文件大小:394.19kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
在EDA实验课上面,自己编写的NCO程序,可以产生出比较真实的正弦波、三角波以及锯齿波,用VHDL程序编写,有modelsim仿真textbench程序-On EDA experiment, oneself write the NCO program, can produce more real sine wave, triangular wave and sawtooth wave with VHDL programming, have the modelsim simulation textbench program
(系统自动生成,下载前可以参看下载内容)
下载文件列表
FPGA_trainning2013A/verilog_prj/FCW_A.bsf
FPGA_trainning2013A/verilog_prj/FCW_A.qip
FPGA_trainning2013A/verilog_prj/FCW_A.v
FPGA_trainning2013A/verilog_prj/FCW_A_bb.v
FPGA_trainning2013A/verilog_prj/NCO.cr.mti
FPGA_trainning2013A/verilog_prj/NCO.mpf
FPGA_trainning2013A/verilog_prj/NCO_add_ad9767.bsf
FPGA_trainning2013A/verilog_prj/NCO_add_ad9767.qip
FPGA_trainning2013A/verilog_prj/NCO_add_ad9767.v
FPGA_trainning2013A/verilog_prj/NCO_add_ad9767_bb.v
FPGA_trainning2013A/verilog_prj/NCO_ALL.bdf
FPGA_trainning2013A/verilog_prj/NCO_ALL.v
FPGA_trainning2013A/verilog_prj/NCO_Gen.asm.rpt
FPGA_trainning2013A/verilog_prj/NCO_Gen.bsf
FPGA_trainning2013A/verilog_prj/NCO_Gen.cdf
FPGA_trainning2013A/verilog_prj/NCO_Gen.cr.mti
FPGA_trainning2013A/verilog_prj/NCO_Gen.done
FPGA_trainning2013A/verilog_prj/NCO_Gen.eda.rpt
FPGA_trainning2013A/verilog_prj/NCO_Gen.fit.rpt
FPGA_trainning2013A/verilog_prj/NCO_Gen.fit.smsg
FPGA_trainning2013A/verilog_prj/NCO_Gen.fit.summary
FPGA_trainning2013A/verilog_prj/NCO_Gen.flow.rpt
FPGA_trainning2013A/verilog_prj/NCO_Gen.hex
FPGA_trainning2013A/verilog_prj/NCO_Gen.jdi
FPGA_trainning2013A/verilog_prj/NCO_Gen.map.rpt
FPGA_trainning2013A/verilog_prj/NCO_Gen.map.summary
FPGA_trainning2013A/verilog_prj/NCO_Gen.mpf
FPGA_trainning2013A/verilog_prj/NCO_Gen.pin
FPGA_trainning2013A/verilog_prj/NCO_Gen.qpf
FPGA_trainning2013A/verilog_prj/NCO_Gen.qsf
FPGA_trainning2013A/verilog_prj/NCO_Gen.sof
FPGA_trainning2013A/verilog_prj/NCO_Gen.sta.rpt
FPGA_trainning2013A/verilog_prj/NCO_Gen.sta.summary
FPGA_trainning2013A/verilog_prj/NCO_Gen.v
FPGA_trainning2013A/verilog_prj/NCO_Gen.v.bak
FPGA_trainning2013A/verilog_prj/NCO_Gen.ver
FPGA_trainning2013A/verilog_prj/NCO_testbench.v
FPGA_trainning2013A/verilog_prj/NCO_testbench.v.bak
FPGA_trainning2013A/verilog_prj/PLLA.bsf
FPGA_trainning2013A/verilog_prj/PLLA.ppf
FPGA_trainning2013A/verilog_prj/PLLA.qip
FPGA_trainning2013A/verilog_prj/PLLA.v
FPGA_trainning2013A/verilog_prj/PLLA_bb.v
FPGA_trainning2013A/verilog_prj/ROM_LUT_A.qip
FPGA_trainning2013A/verilog_prj/ROM_LUT_A.v
FPGA_trainning2013A/verilog_prj/ROM_LUT_A.vPreview
FPGA_trainning2013A/verilog_prj/ROM_LUT_A_bb.v
FPGA_trainning2013A/verilog_prj/stp3.stp
FPGA_trainning2013A/verilog_prj/vsim.wlf
FPGA_trainning2013A/verilog_prj
FPGA_trainning2013A
FPGA_trainning2013A/verilog_prj/FCW_A.qip
FPGA_trainning2013A/verilog_prj/FCW_A.v
FPGA_trainning2013A/verilog_prj/FCW_A_bb.v
FPGA_trainning2013A/verilog_prj/NCO.cr.mti
FPGA_trainning2013A/verilog_prj/NCO.mpf
FPGA_trainning2013A/verilog_prj/NCO_add_ad9767.bsf
FPGA_trainning2013A/verilog_prj/NCO_add_ad9767.qip
FPGA_trainning2013A/verilog_prj/NCO_add_ad9767.v
FPGA_trainning2013A/verilog_prj/NCO_add_ad9767_bb.v
FPGA_trainning2013A/verilog_prj/NCO_ALL.bdf
FPGA_trainning2013A/verilog_prj/NCO_ALL.v
FPGA_trainning2013A/verilog_prj/NCO_Gen.asm.rpt
FPGA_trainning2013A/verilog_prj/NCO_Gen.bsf
FPGA_trainning2013A/verilog_prj/NCO_Gen.cdf
FPGA_trainning2013A/verilog_prj/NCO_Gen.cr.mti
FPGA_trainning2013A/verilog_prj/NCO_Gen.done
FPGA_trainning2013A/verilog_prj/NCO_Gen.eda.rpt
FPGA_trainning2013A/verilog_prj/NCO_Gen.fit.rpt
FPGA_trainning2013A/verilog_prj/NCO_Gen.fit.smsg
FPGA_trainning2013A/verilog_prj/NCO_Gen.fit.summary
FPGA_trainning2013A/verilog_prj/NCO_Gen.flow.rpt
FPGA_trainning2013A/verilog_prj/NCO_Gen.hex
FPGA_trainning2013A/verilog_prj/NCO_Gen.jdi
FPGA_trainning2013A/verilog_prj/NCO_Gen.map.rpt
FPGA_trainning2013A/verilog_prj/NCO_Gen.map.summary
FPGA_trainning2013A/verilog_prj/NCO_Gen.mpf
FPGA_trainning2013A/verilog_prj/NCO_Gen.pin
FPGA_trainning2013A/verilog_prj/NCO_Gen.qpf
FPGA_trainning2013A/verilog_prj/NCO_Gen.qsf
FPGA_trainning2013A/verilog_prj/NCO_Gen.sof
FPGA_trainning2013A/verilog_prj/NCO_Gen.sta.rpt
FPGA_trainning2013A/verilog_prj/NCO_Gen.sta.summary
FPGA_trainning2013A/verilog_prj/NCO_Gen.v
FPGA_trainning2013A/verilog_prj/NCO_Gen.v.bak
FPGA_trainning2013A/verilog_prj/NCO_Gen.ver
FPGA_trainning2013A/verilog_prj/NCO_testbench.v
FPGA_trainning2013A/verilog_prj/NCO_testbench.v.bak
FPGA_trainning2013A/verilog_prj/PLLA.bsf
FPGA_trainning2013A/verilog_prj/PLLA.ppf
FPGA_trainning2013A/verilog_prj/PLLA.qip
FPGA_trainning2013A/verilog_prj/PLLA.v
FPGA_trainning2013A/verilog_prj/PLLA_bb.v
FPGA_trainning2013A/verilog_prj/ROM_LUT_A.qip
FPGA_trainning2013A/verilog_prj/ROM_LUT_A.v
FPGA_trainning2013A/verilog_prj/ROM_LUT_A.vPreview
FPGA_trainning2013A/verilog_prj/ROM_LUT_A_bb.v
FPGA_trainning2013A/verilog_prj/stp3.stp
FPGA_trainning2013A/verilog_prj/vsim.wlf
FPGA_trainning2013A/verilog_prj
FPGA_trainning2013A
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.