文件名称:XAPP_585
-
所属分类:
- 标签属性:
- 上传时间:2014-01-21
-
文件大小:593.4kb
-
已下载:1次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
XAPP585 serdes_1_to_7 and serdes_7_to_1 data
(系统自动生成,下载前可以参看下载内容)
下载文件列表
XAPP_585/
XAPP_585/readme.txt
XAPP_585/ucf/
XAPP_585/ucf/top5x2_7to1_ddr_rx.ucf
XAPP_585/ucf/top5x2_7to1_ddr_tx.ucf
XAPP_585/ucf/top5x2_7to1_sdr_rx.ucf
XAPP_585/ucf/top5x2_7to1_sdr_tx.ucf
XAPP_585/Verilog_macros/
XAPP_585/Verilog_macros/clock_generator_pll_7_to_1_diff_ddr.v
XAPP_585/Verilog_macros/clock_generator_pll_7_to_1_diff_sdr.v
XAPP_585/Verilog_macros/gearbox_4_to_7.v
XAPP_585/Verilog_macros/n_x_serdes_1_to_7_mmcm_idelay_ddr.v
XAPP_585/Verilog_macros/n_x_serdes_1_to_7_mmcm_idelay_sdr.v
XAPP_585/Verilog_macros/n_x_serdes_7_to_1_diff_ddr.v
XAPP_585/Verilog_macros/n_x_serdes_7_to_1_diff_sdr.v
XAPP_585/Verilog_macros/serdes_1_to_7_mmcm_idelay_ddr.v
XAPP_585/Verilog_macros/serdes_1_to_7_mmcm_idelay_sdr.v
XAPP_585/Verilog_macros/serdes_1_to_7_slave_idelay_ddr.v
XAPP_585/Verilog_macros/serdes_1_to_7_slave_idelay_sdr.v
XAPP_585/Verilog_macros/serdes_7_to_1_diff_ddr.v
XAPP_585/Verilog_macros/serdes_7_to_1_diff_sdr.v
XAPP_585/Verilog_testbench/
XAPP_585/Verilog_testbench/tb_top5x2_7to1_ddr.v
XAPP_585/Verilog_testbench/tb_top5x2_7to1_sdr.v
XAPP_585/Verilog_top_level_examples/
XAPP_585/Verilog_top_level_examples/top5x2_7to1_ddr_rx.v
XAPP_585/Verilog_top_level_examples/top5x2_7to1_ddr_tx.v
XAPP_585/Verilog_top_level_examples/top5x2_7to1_sdr_rx.v
XAPP_585/Verilog_top_level_examples/top5x2_7to1_sdr_tx.v
XAPP_585/VHDL_macros/
XAPP_585/VHDL_macros/clock_generator_pll_7_to_1_diff_ddr.vhd
XAPP_585/VHDL_macros/clock_generator_pll_7_to_1_diff_sdr.vhd
XAPP_585/VHDL_macros/gearbox_4_to_7.vhd
XAPP_585/VHDL_macros/n_x_serdes_1_to_7_mmcm_idelay_ddr.vhd
XAPP_585/VHDL_macros/n_x_serdes_1_to_7_mmcm_idelay_sdr.vhd
XAPP_585/VHDL_macros/n_x_serdes_7_to_1_diff_ddr.vhd
XAPP_585/VHDL_macros/n_x_serdes_7_to_1_diff_sdr.vhd
XAPP_585/VHDL_macros/serdes_1_to_7_mmcm_idelay_ddr.vhd
XAPP_585/VHDL_macros/serdes_1_to_7_mmcm_idelay_sdr.vhd
XAPP_585/VHDL_macros/serdes_1_to_7_slave_idelay_ddr.vhd
XAPP_585/VHDL_macros/serdes_1_to_7_slave_idelay_sdr.vhd
XAPP_585/VHDL_macros/serdes_7_to_1_diff_ddr.vhd
XAPP_585/VHDL_macros/serdes_7_to_1_diff_sdr.vhd
XAPP_585/VHDL_testbench/
XAPP_585/VHDL_testbench/tb_top5x2_7to1_ddr.vhd
XAPP_585/VHDL_testbench/tb_top5x2_7to1_sdr.vhd
XAPP_585/VHDL_top_level_examples/
XAPP_585/VHDL_top_level_examples/top5x2_7to1_ddr_rx.vhd
XAPP_585/VHDL_top_level_examples/top5x2_7to1_ddr_tx.vhd
XAPP_585/VHDL_top_level_examples/top5x2_7to1_sdr_rx.vhd
XAPP_585/VHDL_top_level_examples/top5x2_7to1_sdr_tx.vhd
XAPP_585/xapp585-lvds-source-synch-serdes-clock-multiplication.pdf
XAPP_585/xapp585_ Uncertainties_ tool_ 1.1.xlsx
XAPP_585/readme.txt
XAPP_585/ucf/
XAPP_585/ucf/top5x2_7to1_ddr_rx.ucf
XAPP_585/ucf/top5x2_7to1_ddr_tx.ucf
XAPP_585/ucf/top5x2_7to1_sdr_rx.ucf
XAPP_585/ucf/top5x2_7to1_sdr_tx.ucf
XAPP_585/Verilog_macros/
XAPP_585/Verilog_macros/clock_generator_pll_7_to_1_diff_ddr.v
XAPP_585/Verilog_macros/clock_generator_pll_7_to_1_diff_sdr.v
XAPP_585/Verilog_macros/gearbox_4_to_7.v
XAPP_585/Verilog_macros/n_x_serdes_1_to_7_mmcm_idelay_ddr.v
XAPP_585/Verilog_macros/n_x_serdes_1_to_7_mmcm_idelay_sdr.v
XAPP_585/Verilog_macros/n_x_serdes_7_to_1_diff_ddr.v
XAPP_585/Verilog_macros/n_x_serdes_7_to_1_diff_sdr.v
XAPP_585/Verilog_macros/serdes_1_to_7_mmcm_idelay_ddr.v
XAPP_585/Verilog_macros/serdes_1_to_7_mmcm_idelay_sdr.v
XAPP_585/Verilog_macros/serdes_1_to_7_slave_idelay_ddr.v
XAPP_585/Verilog_macros/serdes_1_to_7_slave_idelay_sdr.v
XAPP_585/Verilog_macros/serdes_7_to_1_diff_ddr.v
XAPP_585/Verilog_macros/serdes_7_to_1_diff_sdr.v
XAPP_585/Verilog_testbench/
XAPP_585/Verilog_testbench/tb_top5x2_7to1_ddr.v
XAPP_585/Verilog_testbench/tb_top5x2_7to1_sdr.v
XAPP_585/Verilog_top_level_examples/
XAPP_585/Verilog_top_level_examples/top5x2_7to1_ddr_rx.v
XAPP_585/Verilog_top_level_examples/top5x2_7to1_ddr_tx.v
XAPP_585/Verilog_top_level_examples/top5x2_7to1_sdr_rx.v
XAPP_585/Verilog_top_level_examples/top5x2_7to1_sdr_tx.v
XAPP_585/VHDL_macros/
XAPP_585/VHDL_macros/clock_generator_pll_7_to_1_diff_ddr.vhd
XAPP_585/VHDL_macros/clock_generator_pll_7_to_1_diff_sdr.vhd
XAPP_585/VHDL_macros/gearbox_4_to_7.vhd
XAPP_585/VHDL_macros/n_x_serdes_1_to_7_mmcm_idelay_ddr.vhd
XAPP_585/VHDL_macros/n_x_serdes_1_to_7_mmcm_idelay_sdr.vhd
XAPP_585/VHDL_macros/n_x_serdes_7_to_1_diff_ddr.vhd
XAPP_585/VHDL_macros/n_x_serdes_7_to_1_diff_sdr.vhd
XAPP_585/VHDL_macros/serdes_1_to_7_mmcm_idelay_ddr.vhd
XAPP_585/VHDL_macros/serdes_1_to_7_mmcm_idelay_sdr.vhd
XAPP_585/VHDL_macros/serdes_1_to_7_slave_idelay_ddr.vhd
XAPP_585/VHDL_macros/serdes_1_to_7_slave_idelay_sdr.vhd
XAPP_585/VHDL_macros/serdes_7_to_1_diff_ddr.vhd
XAPP_585/VHDL_macros/serdes_7_to_1_diff_sdr.vhd
XAPP_585/VHDL_testbench/
XAPP_585/VHDL_testbench/tb_top5x2_7to1_ddr.vhd
XAPP_585/VHDL_testbench/tb_top5x2_7to1_sdr.vhd
XAPP_585/VHDL_top_level_examples/
XAPP_585/VHDL_top_level_examples/top5x2_7to1_ddr_rx.vhd
XAPP_585/VHDL_top_level_examples/top5x2_7to1_ddr_tx.vhd
XAPP_585/VHDL_top_level_examples/top5x2_7to1_sdr_rx.vhd
XAPP_585/VHDL_top_level_examples/top5x2_7to1_sdr_tx.vhd
XAPP_585/xapp585-lvds-source-synch-serdes-clock-multiplication.pdf
XAPP_585/xapp585_ Uncertainties_ tool_ 1.1.xlsx
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.