文件名称:UART
-
所属分类：
- 标签属性：
- 上传时间：2014-03-31
-
文件大小：55.07kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
URAT设计，系统包括五个模块，MCU模块，TX发送模块，RX接受模块，波特率产生模块，复位模块。-URAT design, the system consists of five modules, MCU module, TX transmit module, RX accept modules, baud rate generator module, reset module.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
UART/UART/transcript
UART/UART/UART.v
UART/UART/UART_sim.cr.mti
UART/UART/UART_sim.mpf
UART/UART/UART_test.v
UART/UART/UART_top.v
UART/UART/vsim.wlf
UART/UART/wave.do
UART/UART/work/@b@c@l@k_gen/verilog.asm
UART/UART/work/@b@c@l@k_gen/_primary.dat
UART/UART/work/@b@c@l@k_gen/_primary.vhd
UART/UART/work/@m@c@u_@p@o@r@t/verilog.asm
UART/UART/work/@m@c@u_@p@o@r@t/_primary.dat
UART/UART/work/@m@c@u_@p@o@r@t/_primary.vhd
UART/UART/work/@r@s@t_gen/verilog.asm
UART/UART/work/@r@s@t_gen/_primary.dat
UART/UART/work/@r@s@t_gen/_primary.vhd
UART/UART/work/@r@x_data/verilog.asm
UART/UART/work/@r@x_data/_primary.dat
UART/UART/work/@r@x_data/_primary.vhd
UART/UART/work/@t@x_data/verilog.asm
UART/UART/work/@t@x_data/_primary.dat
UART/UART/work/@t@x_data/_primary.vhd
UART/UART/work/@u@a@r@t/verilog.asm
UART/UART/work/@u@a@r@t/_primary.dat
UART/UART/work/@u@a@r@t/_primary.vhd
UART/UART/work/@u@a@r@t_test/verilog.asm
UART/UART/work/@u@a@r@t_test/_primary.dat
UART/UART/work/@u@a@r@t_test/_primary.vhd
UART/UART/work/@u@a@r@t_top/verilog.asm
UART/UART/work/@u@a@r@t_top/_primary.dat
UART/UART/work/@u@a@r@t_top/_primary.vhd
UART/UART/work/_info
UART/UART/work/@b@c@l@k_gen
UART/UART/work/@m@c@u_@p@o@r@t
UART/UART/work/@r@s@t_gen
UART/UART/work/@r@x_data
UART/UART/work/@t@x_data
UART/UART/work/@u@a@r@t
UART/UART/work/@u@a@r@t_test
UART/UART/work/@u@a@r@t_top
UART/UART/work
UART/UART
UART
UART/UART/UART.v
UART/UART/UART_sim.cr.mti
UART/UART/UART_sim.mpf
UART/UART/UART_test.v
UART/UART/UART_top.v
UART/UART/vsim.wlf
UART/UART/wave.do
UART/UART/work/@b@c@l@k_gen/verilog.asm
UART/UART/work/@b@c@l@k_gen/_primary.dat
UART/UART/work/@b@c@l@k_gen/_primary.vhd
UART/UART/work/@m@c@u_@p@o@r@t/verilog.asm
UART/UART/work/@m@c@u_@p@o@r@t/_primary.dat
UART/UART/work/@m@c@u_@p@o@r@t/_primary.vhd
UART/UART/work/@r@s@t_gen/verilog.asm
UART/UART/work/@r@s@t_gen/_primary.dat
UART/UART/work/@r@s@t_gen/_primary.vhd
UART/UART/work/@r@x_data/verilog.asm
UART/UART/work/@r@x_data/_primary.dat
UART/UART/work/@r@x_data/_primary.vhd
UART/UART/work/@t@x_data/verilog.asm
UART/UART/work/@t@x_data/_primary.dat
UART/UART/work/@t@x_data/_primary.vhd
UART/UART/work/@u@a@r@t/verilog.asm
UART/UART/work/@u@a@r@t/_primary.dat
UART/UART/work/@u@a@r@t/_primary.vhd
UART/UART/work/@u@a@r@t_test/verilog.asm
UART/UART/work/@u@a@r@t_test/_primary.dat
UART/UART/work/@u@a@r@t_test/_primary.vhd
UART/UART/work/@u@a@r@t_top/verilog.asm
UART/UART/work/@u@a@r@t_top/_primary.dat
UART/UART/work/@u@a@r@t_top/_primary.vhd
UART/UART/work/_info
UART/UART/work/@b@c@l@k_gen
UART/UART/work/@m@c@u_@p@o@r@t
UART/UART/work/@r@s@t_gen
UART/UART/work/@r@x_data
UART/UART/work/@t@x_data
UART/UART/work/@u@a@r@t
UART/UART/work/@u@a@r@t_test
UART/UART/work/@u@a@r@t_top
UART/UART/work
UART/UART
UART
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.