CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:asyn-fifo

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2014-04-25
  • 文件大小：
    183.21kb
  • 已下载：
    0次
  • 提 供 者：
    zhus****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

功能就是一个FIFO，first in first out！避免跨时钟域的亚稳态-Function is a FIFO, first in first out! To avoid the cross clock domain metastable
(系统自动生成,下载前可以参看下载内容)

下载文件列表

asyn fifo/
asyn fifo/db/
asyn fifo/db/FIFO.db_info
asyn fifo/db/FIFO.sld_design_entry.sci
asyn fifo/db/logic_util_heursitic.dat
asyn fifo/db/prev_cmp_FIFO.qmsg
asyn fifo/FIFO.asm.rpt
asyn fifo/FIFO.done
asyn fifo/FIFO.eda.rpt
asyn fifo/FIFO.fit.rpt
asyn fifo/FIFO.fit.summary
asyn fifo/FIFO.flow.rpt
asyn fifo/FIFO.jdi
asyn fifo/FIFO.map.rpt
asyn fifo/FIFO.map.summary
asyn fifo/FIFO.pin
asyn fifo/FIFO.qpf
asyn fifo/FIFO.qsf
asyn fifo/FIFO.qws
asyn fifo/FIFO.sof
asyn fifo/FIFO.sta.rpt
asyn fifo/FIFO.sta.summary
asyn fifo/FIFO.v
asyn fifo/FIFO.v.bak
asyn fifo/fifo_ctrl.qip
asyn fifo/FIFO_nativelink_simulation.rpt
asyn fifo/greybox_tmp/
asyn fifo/greybox_tmp/cbx_args.txt
asyn fifo/incremental_db/
asyn fifo/incremental_db/compiled_partitions/
asyn fifo/incremental_db/compiled_partitions/FIFO.db_info
asyn fifo/incremental_db/README
asyn fifo/simulation/
asyn fifo/simulation/modelsim/
asyn fifo/simulation/modelsim/FIFO.sft
asyn fifo/simulation/modelsim/FIFO.vo
asyn fifo/simulation/modelsim/FIFO.vt
asyn fifo/simulation/modelsim/FIFO.vt.bak
asyn fifo/simulation/modelsim/FIFO_7_1200mv_0c_slow.vo
asyn fifo/simulation/modelsim/FIFO_7_1200mv_0c_v_slow.sdo
asyn fifo/simulation/modelsim/FIFO_7_1200mv_85c_slow.vo
asyn fifo/simulation/modelsim/FIFO_7_1200mv_85c_v_slow.sdo
asyn fifo/simulation/modelsim/FIFO_min_1200mv_0c_fast.vo
asyn fifo/simulation/modelsim/FIFO_min_1200mv_0c_v_fast.sdo
asyn fifo/simulation/modelsim/FIFO_modelsim.xrf
asyn fifo/simulation/modelsim/FIFO_run_msim_rtl_verilog.do
asyn fifo/simulation/modelsim/FIFO_run_msim_rtl_verilog.do.bak
asyn fifo/simulation/modelsim/FIFO_run_msim_rtl_verilog.do.bak1
asyn fifo/simulation/modelsim/FIFO_run_msim_rtl_verilog.do.bak2
asyn fifo/simulation/modelsim/FIFO_run_msim_rtl_verilog.do.bak3
asyn fifo/simulation/modelsim/FIFO_run_msim_rtl_verilog.do.bak4
asyn fifo/simulation/modelsim/FIFO_run_msim_rtl_verilog.do.bak5
asyn fifo/simulation/modelsim/FIFO_run_msim_rtl_verilog.do.bak6
asyn fifo/simulation/modelsim/FIFO_v.sdo
asyn fifo/simulation/modelsim/msim_transcript
asyn fifo/simulation/modelsim/rtl_work/
asyn fifo/simulation/modelsim/rtl_work/@f@i@f@o/
asyn fifo/simulation/modelsim/rtl_work/@f@i@f@o/verilog.prw
asyn fifo/simulation/modelsim/rtl_work/@f@i@f@o/verilog.psm
asyn fifo/simulation/modelsim/rtl_work/@f@i@f@o/_primary.dat
asyn fifo/simulation/modelsim/rtl_work/@f@i@f@o/_primary.dbs
asyn fifo/simulation/modelsim/rtl_work/@f@i@f@o/_primary.vhd
asyn fifo/simulation/modelsim/rtl_work/_info
asyn fifo/simulation/modelsim/rtl_work/_temp/
asyn fifo/simulation/modelsim/rtl_work/_vmake
asyn fifo/simulation/modelsim/vsim.wlf

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com