文件名称:AES
-
所属分类：
- 标签属性：
- 上传时间：2014-05-09
-
文件大小：8.2kb
-
已下载：1次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
AES加解密Verilog HDL源代码，具体的算法参照相关书籍，里面含有testbench-AES encryption and decryption Verilog HDL source code, reference books specific algorithm, which contains testbench
(系统自动生成,下载前可以参看下载内容)
下载文件列表
inv_key_expand.v
inv_main.v
inv_mix_coluns.v
inv_One_Round.v
inv_ShiftRows.v
inv_SubByte.v
key_expand.v
main.v
mix_colums.v
One_Round.v
ShiftRows.v
SubByte.v
top.v
all_bit_deal.v
all_bit_inv_deal.v
inv_main.v
inv_mix_coluns.v
inv_One_Round.v
inv_ShiftRows.v
inv_SubByte.v
key_expand.v
main.v
mix_colums.v
One_Round.v
ShiftRows.v
SubByte.v
top.v
all_bit_deal.v
all_bit_inv_deal.v
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.